ssubject的博客

原创 DDS IP核的使用

基本原理直接频数字合成器由三部分组成：相位累加器、相位量化器和SINE/COSINE查找表输出频率fout、频率控制字W、频率控制字位宽N和采样频率fs之间关系：在FPGA中，DDS IP核能产生的频率分辨率为：最高输出频率小于fs/2相位累加器相位累加器是一种模 N 计数器，具有 2N 个数字状态，这些状态会在每个系统时钟输入脉冲发生时逐渐递增。增量的大小取决于应用于累加器相加级的调谐字 M 的值。该调谐字确定了计数器增量的步长。这将决定输出波形的频率。