Makefile: $^ $^ $@ 与 ..c.o

Makefile: $^ $^ $@ 与 ..c.o

2010-05-16 15:19

gcc -c main.c 

gcc -c mytool1.c 

gcc -c mytool2.c 

gcc -o main main.o mytool1.o mytool2.o

 

/****第1个Makefile**************************************************************************************************/

 

Makefile文件 

main：main.o mytool1.o mytool2.o 

gcc -o main main.o mytool1.o mytool2.o 

main.o：main.c mytool1.h mytool2.h 

gcc -c main.c 

mytool1.o：mytool1.c mytool1.h 

gcc -c mytool1.c 

mytool2.o：mytool2.c mytool2.h 

gcc -c mytool2.c

 

/******************************************************************************************************/

 

 

Makefile中也#开始的行都是注释行.Makefile中最重要的是描述文件的依赖关系的说

明.一般的格式是：

 

target： components 

TAB rule

 

Makefile有三个非常有用的变量.分别是$@,$^,$<代表的意义分别是:

$@--目标文件,$^--所有的依赖文件

,$<--第一个依赖文件.

如果我们使用上面三个变量,那么我们可以简化我们的

Makefile文件为:

 

/**第2个Makefile****************************************************************************************************/

 

# 这是简化后的

Makefile

main：main.o mytool1.o mytool2.o

gcc -o $@ $^

main.o：main.c mytool1.h mytool2.h

gcc -c $<

mytool1.o：mytool1.c mytool1.h

gcc -c $<

mytool2.o：mytool2.c mytool2.h

gcc -c $<

 

/******************************************************************************************************/

 

经过简化后我们的Makefile是简单了一点,不过人们有时候还想简单一点.这里我们学习一个Makefile的缺省规则

 

..c.o：

gcc -c $<

 

这个规则表示所有的 .o文件都是依赖与相应的.c文件的.例如

 

mytool.o依赖于mytool.c

 

这样 Makefile还可以变为：

 

 

/**第3个Makefile****************************************************************************************************/

 

Makefile 

main：main.o mytool1.o mytool2.o 

gcc -o $@ $^ 

..c.o： 

gcc -c $<

 

/******************************************************************************************************/