Makefile的静态模式%.o : %.c

 Makefile的静态模式是一个特别高效的“自动化”编译器，“静态”二字，我觉得是直译词意，可能是我不是真正理解什么叫静态，反正这个规则跟中国话的 “静态”没有半毛钱关系。

    我们先说一种场景，我们在编写应用程序时，肯定不只有一个文件，会有n多个.C文件，.s文件，少则几十个，多则几千、几万个，我们在windows下写代码，是有各种IDE的，可以一键编译，但linux环境下，是看不上这种方式的，需要我们自己写Makefile的，这个Makefile的功能就类似于IDE的一键编译，是一个编译脚本，写好Makefile的人，都是牛x的人，因为对各种技术细节都掌握了。

    我们知道一个执行程序的生成，一般是需要2个步骤的，分别为编译和链接，编译的原理就是将.C和.S文件转换成.o文件，也就是所谓的目标文件，然后链接器，将这些目标文件.o 链接成 一个可执行文件。这两个步骤的 命令分别为：

     编译：  gcc -c xxx.c/xxx.s

     链接： gcc  *.o   -o  xxx

    我们在编写Makefile时，一般的框架如下：

main : func1.o   func2.o   func3.o  funcx.o      
    gcc $^ -o $@
 
func1.o : func1.c
    gcc -c func1.c
 
func1.o : func1.c
    gcc -c func1.c
 
func1.o : func1.c
    gcc -c func1.c
 
func1.o : func1.c
    gcc -c func1.c
 
    ..........

   其中main为终极目标，而其他的func1.o、func2.o.......一方面是目标main的依赖对象，但是他们本身又是一个小目标，需要进行编译生成。那么问题就来了，如果我们的程序只有几个.c文件还好，如果有几百个、几千几万个呢，我还能这么一个的写编译吗？

很显然这是不可能的，而且Unix/linux也不允许我们这么愚蠢，那么我们就理所当然的想，是不是有类似于变成语言中的各种循环策略啊，比如for循环、do...while循环什么的，但是即便有这些循环，这些文件名字什么的都不一样啊，我们肯定不能用for什么的命令的，那么Unix/linux给我们提供了什么方法呢，答案是：

                                          静态模式 +  自动化变量

    这个静态模式就是一种自动编译模式，在这种模式下，我们可以容易的定义“多目标”规则，让我们的规则变得更加有弹性和灵活。它的语法如下：

< targets ....> : < target-pattern > : < prereq-patterns ...>
    <commands>
    .....

其中：

targets定义了一些列的目标文件，也就是多目标，可以有通配符，是目标的一个集合。

 target-pattern 是targets的模式，也就是目标集模式

prereq-patterns 则是目标的“依赖”元素，

这么去说，可能还是比较拗口，不容易理解，我们还是把理论落地，举例一下吧：

 我们把target-pattern 定义成  %.o  意思是我们的target集合都是以.o结尾。当然这里也可以使用通配符*,只不过%多用于Makefile，他们两个的区别，我们后面再讲。而我们的prereq-patterns则定义为%.c，这意思就是对 target-pattern中所形成的目标集进行二次定义，其计算方法是取target-pattern模式中的%代表部分(其实就是去掉.o后的文件名)，并为其加上[.c]结尾，形成新的集合。代码如下：

$(OBJS) : %.o : %.c
    gcc -c $< -o $@

   这两条命令的功能就是，大目标是OBJS，这个OBJS就是各种.o文件，然后%.o就是具体的解释，而%.c就是对应同样名字的.c文件，而下面的命令，结合了2个自动化变量，$< 表示依赖对象集中的第一个，$@ 则代表了目标集。所以这个功能就是要遍历所有的.c文件，对所有的.c文件进行编译，然后编译生成对应的.o文件。我们在实际编写程序时，targets是不需要的，可以简写如下：

%.o : %.c
    gcc -c $< -o $@

原文链接：https://blog.csdn.net/u012351051/article/details/88600562