TI高精度实验室-运算放大器-第九节-低失真运算放大器的设计

TI高精度实验室-运算放大器-第九节-低失真运算放大器的设计

本课程第一部分讲解THD+N的测量方法，第二部分讲解运放输入级失真，第三部分讲解运放输出级失真，第四部分讲解外部失真源头，例如供电、High-K的陶瓷电容、贴片电阻等。
课程目的是：

1. 认清和解释导致运放电路失真的常见原因；
2. 推荐的解决办法和“最佳的实践”来避免这类问题。
   

总谐波失真THD+N是一种指标来衡量不必要的信号的能量大小

主要分为两部分：噪声和谐波。

下面是一个基本的运放电路，上面显示了失真的来源。

第二部分：
下图所示是一个简化的运放内部模型图，Cc是米勒补偿电容。

下面是输入级，当输入的差分电压太大时，导致非线性，原因是内部的电流源无法提供超过一定的电流。

下图是输入电流的传递函数，可以发现，当差分电压小的时候才接近于线性。因此，具有较大开环增益的运放拥有更低的输入失真。

下面讨论另一个问题，输入级带来的交越失真。当NP两个mos都在工作的时候，共模会有偏移，导致交越失真。

当按照下面电路进行测试，发现共模输入阻抗变化的时候，会导致失真的增加。


上述问题的解决办法，使阻抗匹配。或者使用JFET运放，其输入阻抗比较低。

下面总结了降低运放输入失真的解决办法。

第三部分：
下面展示了两个运放输出级的拓扑，右上角的是AB类功放，右下方是共集轨至轨组态。

下面是输出级的传输特性，可以看到在过零点有不连续的发生。

或者NPN和PNP不匹配的时候会造成偶次谐波失真，两管的特性不一样，导致上下波形不对称。

下面是输出级的交越失真特性。

输出削波（clipping）

负载效应导致的输出失真

下面的方式展示了如何减小输出级失真。

第四部分：
下面展示了电源的内阻如何导致了失真。

下面展示了陶瓷电容器（高K，X7R、X5R、Y5V等）带来的影响。当high-k材料两端电压变化时，会导致电容变化，从而导致失真。

下面是贴片电阻的影响。厚膜电阻的电压变化时，其电阻率也会变化，导致阻值变化。薄膜电阻相对较好，但成本较贵。

下面是ESD二极管的影响导致失真，因为二极管将汲取非线性电流。

下面是CMOS开关导致的失真。

下面是减小外部失真的方法。