2019年11月_AdaLovelace333

12月 11月

原创基于Verilog语言的13进制计数器设计

基于Verilog语言的13进制计数器设计`timescale 1ns / 1ps//////////////////////////////////////////////////////////////////////////////////// Company: // Engineer: // // Create Date: 2019/11/10 15:37:39// Desi...

2019-11-25 23:12:47 4664 1

原创汇编语言练习（二）

汇编语言练习（一）编程从键盘输入大写字符串（例如‘PLEASE’），并转换成相应的小写字符串输出（例如‘please’）。基本要求：默认键盘输入为大写字符串。提高：字符串中的非大写字符不变DATAS SEGMENT ;此处输入数据段代码 STRING1 DB 'Please input some large letters: $' STRING DB 'the co...

2019-11-25 23:04:51 908

原创汇编语言练习（一）

汇编语言练习（一）编写程序段从键盘接收一个字符，如输入为Y或y，在屏幕上输出‘yes’；如输入为N或n，在屏幕上输出‘NO’; 然后退出。如输入其它字符，屏幕上输出‘please input again’，然后等待重新输入。汇编代码DATAS SEGMENT ;此处输入数据段代码 STRING DB 'INPUT A LETTER: $' STRING1 DB 'YES...

2019-11-25 23:02:40 3411 1

“双基点法”也称作TOPSIS(Technique for order Preference by Similarity to idealsolution)法,它可用来解决社会经济和工程技术领域经常遇到的一类多指标多方案的评价与排序问题。在备选方案集中,根据指标性质和数据以一组最优指标数据作为虚拟正理想方案,以一组最劣指标数据作为虚拟负理想方案,通过比较方案点距正、负理想点的距离大小来判断被评价方案的优劣。

2020-03-17

硬件描述语言和数字系统设计学习资源

Verilog HDL的抽象级别语言本身提供了各种层次抽象的表述，可以用详细程度有很大差别的的多层次模块组合来描述一个电路系统。行为级：技术指标和算法的Verilog描述RTL级：逻辑功能的Verilog描述门级：逻辑结构的Verilog描述开关级：具体的晶体管物理器件的描述

2020-03-12

s3c2410中文手册.zip

S3C2410处理器是Samsung公司基于ARM公司的ARM920T处理器核，采用FBGA封装，采用0.18um制造工艺的32位微控制器。该处理器拥有：独立的16KB指令Cache和16KB数据Cache，MMU，支持TFT的LCD控制器，NAND闪存控制器，3路UART，4路DMA，4路带PWM的Timer ，I/O口，RTC，8路10位ADC，Touch Screen接口，IIC-BUS 接口，IIS-BUS 接口，2个USB主机，1个USB设备，SD主机和MMC接口，2路SPI。S3C2410处理器最高可运行在203MHz

2020-03-10

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

Summertrainxy的博客

原创基于Verilog语言的13进制计数器设计

原创汇编语言练习（二）

原创汇编语言练习（一）

TOPSIS模型具体步骤及代码.zip

硬件描述语言和数字系统设计学习资源

s3c2410中文手册.zip

空空如也

原创 基于Verilog语言的13进制计数器设计

原创 汇编语言练习（二）

原创 汇编语言练习（一）

TOPSIS模型具体步骤及代码.zip

硬件描述语言和数字系统设计学习资源

s3c2410中文手册.zip

空空如也

原创基于Verilog语言的13进制计数器设计

原创汇编语言练习（二）

原创汇编语言练习（一）