- 博客(1)
- 收藏
- 关注
RSS订阅原创 ZYNQ7 Processing System_DDR Configuration
在ZYNQ平台调试DDR时，FPGA芯片为xa7z020，DDR芯片为MT41K256M16-107由于FPGA芯片最快支持DDR的speed bin为DDR3L-1066，而DDR芯片的speed bin为DDR3L-1866此时DDR Configuration是以原来速度慢的如1066的参数设定，还是以新的1866参数设定再将DDR_CLK对应到1066呢？因此要思考两个问题：1. 以速度慢的设定，不同速递等级的DDR3之间是否能够兼容2. 以速度快的设定，只需要降低DDR_CLK
2020-08-04 13:59:21
2775
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人