- 博客(2)
- 资源 (5)
- 收藏
- 关注
RSS订阅转载 三态门
一般门与其它电路的连接，无非是两种状态，1或者0，在比较复杂的系统中，为了能在一条传输线上传送不同部件的信号，研制了相应的逻辑器件称为三态门，除了有这两种状态以外还有一个高阻态，就是高阻抗（电阻很大，相当于开路）。相当于该门和它连接的电路处于断开的状态。(因为实际电路中你不可能去断开它，所以设置这样一个状态使它处于断开状态)。三态门是一种扩展逻辑功能的输出级，也是一种控制开关。主要是用于总线的连接
2012-06-14 20:10:30
1669
转载 verilog二分频代码&verilog三分频代码
verilog二分频代码&verilog三分频代码2009-05-31 13:411.二分频首先要明白，二分频分的是输入时钟的频率，即CLK的频率。思路：在每次CLK的上升沿或者下降沿让输出Q翻转不就完成频率的二分了吗？代码： module div_2 (q,clk,reset); // 输出q，输入时钟CLK，同步复位信号RESET.
2012-06-11 21:51:12
32034
5
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人