DDS
文章平均质量分 74
静心.舍得.放下
准研究生
展开
-
基于FPGA的DDS在Vivado中仿真以及在ZYNQ7020上板的实现(2)
接上一节,从仿真文件的编写开始(三)仿真文件testbench1)首先先点击add source2)建立 simulation source文件3)点击create file4)给文件命名5)点击finish,之后再保持默认点击ok即可6)生成文件之后,需要在simulation source中的sim中找到刚刚建立的testbench文件7)打开文件后就可以编写代码了,这里给出仿真代码`timescale 1ns/1psmodule DDS_tb; re原创 2021-06-24 18:46:50 · 2563 阅读 · 4 评论 -
基于FPGA的DDS在Vivado中仿真以及在ZYNQ7020上板的实现(1)
本系列文章详细介绍了DDS在Vivado中的仿真实现、综合、布线、生成bit流以及上板的过程。(一)初始配置1)先下载Vivado软件,本人使用的是2019.1版本的Vivado,使用其他版本Vivado的读者也可以类比操作,具体的下载安装过程很多文章都有,就不在本文中详细介绍了。2)打开Vivado软件,新建工程。3)点击next4)给文件命名,并保存到相应的路径,最好不要保存到C盘,设置好后直接点击next5)之后如图中勾选,点击next6)因为本人使用的是Zybo Z7系列ZYN原创 2021-06-24 18:45:34 · 3458 阅读 · 4 评论 -
基于FPGA的DDS在Vivado中仿真以及在ZYNQ7020上板的实现(3)——2020版本的部分问题补充
在本系列第一篇文章中,DDS的设计代码在2020版本之后的Vivado中,综合时可能会出现这样的错误:这是因为2020版本Vivado对时钟信号上升沿下降沿的要求十分严格,之前在2019版本Vivado上,为了适配ZYNQ-7020硬件,就把程序的高低电平触发调整了一下,2019版本没有问题,但在2020版本就会报错在2020版本会报错代码举例如下:只需要如下图把rst_n的下降沿有效改成上升沿有效即可代码一共有三处类似地方,全部改过来即可下面附上完整的2020版本之后的DDS代码modu原创 2021-06-27 13:07:58 · 1156 阅读 · 1 评论