自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(9)
  • 收藏
  • 关注

原创 巴科斯范式(BNR范式,Backus-Naur Form)

前言: 当你搜索看到这篇文章时,我想你已经有了 动机来了解什么是巴科斯范式(BNR范式,Backus-Naur Form)。对于本人而言,我是因为需要看一门编程语言的IEEE标准文档而需要了解BNR范式。为此我在网上搜索了许多的资料,然而结果不令人满意,并且资料均比较零散,并且也没有找到一本书,该书中有系统的介绍BNR范式(至少我没有找到,但并不代表不存在)。因此同样作为初学者的我...

2019-06-25 18:49:23 2538

转载 quartus ii 设计分区和逻辑锁定的使用(design partition and logiclock)

注:括号里的红色字体为本人添加的注释,此注释为自己的实际项目体验或非括号里的红色字体为对文中重点的标识。首先,得先看看QuartusII的编译过程是个怎么样的,要了解这个过程很简单,看看下面这张图,谁都不陌生:当我们点全编译之后,下面的几个过程就会一个一个打上勾,而我们编译的过程也就是和这个运行过程是一致的:先是分析综合,再是布局布线,然后是汇编(这里不是指汇编语言的汇编,而是说将布局...

2018-08-27 10:14:49 5982 1

转载 quartus ii 虚拟管脚设定

引用地址https://www.cnblogs.com/adamite/p/qii_vpin.html方法一:在Quartus II中Assignments->Assignment Editor,在Category栏选择logic options,到列表中To列下添加要设置的引脚接口,如果需要设置的很多,可以通过在Pin Planner中将引脚复制过来。将Assignme...

2018-08-23 16:10:51 2983

翻译 Techniques to make clock switching glitch free(FPGA时钟切换无毛刺技术)

With more and more multi-frequency clocks being used in today's chips, especially in the communications field, it is often necessary to switch the source of a clock line while the chip is running. Thi...

2018-07-23 22:19:50 1673

转载 FPGA编译流程中Analysis,Elaboration,Synthesis之间的区别

Do you recognize that feeling when you think you knew something, until somebody asks you to explain it?Well, that was what happened to me when I tried to explain what "Analysis and Elaboration" is. ...

2018-07-23 19:29:57 5627

原创 FPGA推荐HDL编码风格之使用模板

您可以使用提供的HDL模板来启动HDL设计。Altera提供了Verilog HDL、System Verilog和VHDL的模板。许多HDL示例对应于Quartus II模板中的完整设计示例。您可以使用模板或示例将HDL代码插入到自己的设计中。插入模板HDL代码:从提供的模板插入HDL代码,按照以下步骤:1。在“File”菜单上,单击“New”。2。在“New”对话框中,选择...

2018-07-22 18:36:27 488

原创 FPGA中推荐的HDL设计方法之时钟方案

      与组合逻辑一样,时钟方案对设计的性能和可靠性有很大影响。      尽可能避免使用内部生成的时钟(PLL除外),因为它们可能导致设计中的功能和时序问题。 使用组合逻辑生成的时钟会引入产生功能问题的毛刺,并且组合逻辑中固有的延迟可能导致时序问题。      提示:在Quartus II软件中指定所有时钟关系,以便在适配(Fit)期间实现最佳的时序驱动优化,并允许正确的时序分析。 ...

2018-07-20 21:38:39 1770

原创 FPGA中推荐的HDL设计方法之组合逻辑

现在FPGA应用以及达到了ASIC级别的性能和复杂程度。在一个复杂的系统设计开发中,好的设计方法会对FPGA上系统的可靠性,逻辑资源利用率,及时序性能产生巨大的影响。即使重新定位到不同的系列或速度等级,编码良好的设计也能以可预测和可靠的方式运行。良好的设计实践也有助于FPGA和ASIC实现之间原型设计和产品的移植。为了在使用Altera器件进行设计时获得最佳性能,可靠性和更快的上市时间,您应遵...

2018-07-20 20:06:39 1095

原创 NIOS II 头文件搜索路径设置

        通常我们在进行NIOS II 软件开发时候,都会在工程项目下建立多个文件夹,例如可以分为inc和src二个文件夹,然而这涉及到了如何进行相关的设置,才能让NIOS II IDE知道我们的头文件和源文件文件所在的目录呢?头文件搜索路径设置:    选中项目工程,如test, 项目如下鼠标右击选择 Properties 选项, 在弹出的对话框中选中 Nios II Applicatio...

2018-06-21 14:18:53 1974

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除