ARM汇编指令大全详解

Load/Store内存访问指令

   —  LDR  字数据加载指令  

   —  LDRB  字节数据加载指令  

   —  LDRH  半字数据加载指令  

   —  STR  字数据存储指令  

   —  STRB  字节数据存储指令  

   —  STRH  半字数据存储指令

数据处理指令

   —  MOV  数据传送指令

   —  MVN  数据取反传送指令  

   —  CMP  比较指令

   —  CMN  反值比较指令  

   —  TST  位测试指令

   —  TEQ  相等测试指令  

   —  ADD  加法指令

   —  ADC  带进位加法指令  

   —  SUB  减法指令

   —  SBC  带借位减法指令  

   —  RSB  逆向减法指令

   —  RSC  带借位的逆向减法指令

   —  AND  按位与指令

   —  ORR  按位或指令  

   —  EOR  按位异或指令

   —  BIC  位清除指令

乘法与乘加指令

   —  MUL  32位乘法指令

   —  MLA  32位乘加指令

   —  SMULL  64位有符号数乘法指令

   —  SMLAL  64位有符号数乘加指令

   —  UMULL  64位无符号数乘法指令

   —  UMLAL  64位无符号数乘加指令

状态寄存器访问指令

   —  MRS  程序状态寄存器到通用寄存器的数据传送指

   —  MSR  通用寄存器到程序状态寄存器的数据传送指令

移位指令

   —  LSL  逻辑左移

   —  ASL  算术左移  

   —  LSR  逻辑右移

   —  ASR  算术右移  

   —  ROR  循环右移

   —  RRX  带扩展的循环右移

跳转指令

   —  B 跳转指令

   —  BL 带返回的跳转指令

   —  BLX 带返回和状态切换的跳转指令

   —  BX 带状态切换的跳转指令

协处理器指令

   —  LDC  协处理器数据加载指令  

   —  STC  协处理器数据存储指令  

   —  MCR  ARM处理器寄存器到协处理器寄存器的数据传送指令

   —  MRC  协处理器寄存器到ARM处理器寄存器的数据传送指令

   —  CDP  协处理器数操作指令

其他常用的伪指令

— AREA

— ALIGN

— CODE16 、 CODE32

— ENTRY

— END

— EQU

— EXPORT （或 GLOBAL ）

— IMPORT

— EXTERN

— GET （或 INCLUDE ）

— INCBIN

— RN

— ROUT

1) ARM杂项伪指令

1. ADR伪指令：小范围的地址读取伪指令。

ADR指令将基于PC相对偏移的地址值读取到寄存器中。在汇编编译源程序时，ADR伪指令被编译器替换成一条合适的指令。通常编译器用一条ADD指令或SUB指令来实现该ADR伪指令的功能。

 指令格式：ADR{cond} register ,expr

    Register  加载的寄存器

    Expr 程序相对偏移或寄存器相对偏移的表达式

     非字对齐地址在-255～255字节范围内；

      字对齐地址在-1020～1020字节范围内。

   举例：

      Start   MOV  R1，#10

       ADR   R4，start   ;相当于PC-10后赋值给R4

2. ADRL指令：中等范围的地址读取伪指令。

ADRL指令将基于PC相对偏移的地址值或基于相对偏移的地址值读取到寄存器中，比ADR伪指令可读取更大范围的地址。在汇编编译源程序时，ADRL伪指令被编译器替换成两条合适的指令。若不能用两条指令实现ADRL伪指令功能，则产生错误，编译失败。

   指令格式与ADR相同

   非字对齐地址在64K字节范围内；

   字对齐地址在256K字节范围内。

   举例：

    Start   MOV  R1，#10

           ADR   R4，start+6000   ;=>ADD R4,PC,#0xe800    ADD R4,R4,#0x254

3. LDR指令  大范围的地址读取伪指令

LDR伪指令用于加载32位的立即数或一个地址值到指定寄存器。

在汇编编译源程序时，LDR指令被编译器替换成一条合适的指令，若加载的常数未超出MOV或MVN的范围，则使用MOV或MVN指令代替该LDR伪指令，否则汇编器将常量放入字池（内存），并使用一条程序相对偏移的LDR指令从文字池读出常量。

指令格式：LDR {cond} register , = expr/label_expr

          Expr 32位立即数

          Label_expr 基于PC的地址表达式或外部表达式

举例

         LDR   R0，=0x123987   ；加载32位立即数

         LDR   R0，=DATA_BUF+60 ；加载DATA_BUF地址+60

4. NOP指令

NOP指令产生所需的ARM无操作代码。可以使用指令MOV R0，R0。NOP不能有条件使用。执行和不执行无操作指令是一样的，因而不需要有条件执行。ALU状态不受NOP影响。

2) 符号定义（ Symbol Definit年ion ）伪指令

符号定义伪指令用于定义 ARM 汇编程序中的变量、对变量赋值以及定义寄存器的别名等操作。

常见的符号定义伪指令有如下几种：

Ø 用于定义全局变量的 GBLA 、 GBLL 和 GBLS

Ø 用于定义局部变量的 LCLA 、 LCLL 和 LCLS

Ø 用于对变量赋值的 SETA 、 SETL 、 SETS

Ø 为通用寄存器列表定义名称的 RLIST

1. GBLA、GBLL 和GBLS

语法格式：

GBLA （ GBLL 或 GBLS ） 全局变量名

GBLA 、 GBLL 和 GBLS 伪指令用于定义一个 ARM 程序中的全局变量，并将其初始化。其中：

GBLA 伪指令用于定义一个全局的数字变量，并初始化为 0 ；

GBLL 伪指令用于定义一个全局的逻辑变量，并初始化为 F （假）；

GBLS 伪指令用于定义一个全局的字符串变量，并初始化为空；

由于以上三条伪指令用于定义全局变量，因此在整个程序范围内变量名必须唯一。

使用示例：

GBLA Test1 ；定义一个全局的数字变量，变量名为 Test1

Test1 SETA 0xaa ；将该变量赋值为 0xaa

GBLL Test2 ；定义一个全局的逻辑变量，变量名为 Test2

Test2 SETL {TRUE} ；将该变量赋值为真

GBLS Test3 ；定义一个全局的字符串变量，变量名为 Test3

Test3 SETS “ Testing ” ；将该变量赋值为 “ Testing ”

2. LCLA、LCLL 和LCLS

语法格式：

LCLA （ LCLL 或 LCLS ） 局部变量名

LCLA 、 LCLL 和 LCLS 伪指令用于定义一个 ARM 程序中的局部变量，并将 其初始化。其中：

LCLA 伪指令用于定义一个局部的数字变量，并初始化为 0 ；

LCLL 伪指令用于定义一个局部的逻辑变量，并初始化为 F （假）；

LCLS 伪指令用于定义一个局部的字符串变量，并初始化为空；

以上三条伪指令用于声明局部变量，在其作用范围内变量名必须唯一。

使用示例：

LCLA Test4 ；声明一个局部的数字变量，变量名为 Test4

Test3 SETA 0xaa ；将该变量赋值为 0xaa

LCLL Test5 ；声明一个局部的逻辑变量，变量名为 Test5

Test4 SETL {TRUE} ；将该变量赋值为真

LCLS Test6 ；定义一个局部的字符串变量，变量名为 Test6

Test6 SETS “ Testing ” ；将该变量赋值为 “ Testing ”

3. SETA、SETL 和SETS

语法格式：

变量名 SETA （ SETL 或 SETS ） 表达式

伪指令 SETA、SETL、SETS用于给一个已经定义的全局变量或局部变量赋值。

SETA 伪指令用于给一个数学变量赋值；

SETL 伪指令用于给一个逻辑变量赋值；

SETS 伪指令用于给一个字符串变量赋值；

其中，变量名为已经定义过的全局变量或局部变量，表达式为将要赋给变量的值。

使用示例：

LCLA Test3 ；声明一个局部的数字变量，变量名为 Test3

Test3 SETA 0xaa ；将该变量赋值为 0xaa

LCLL Test4 ；声明一个局部的逻辑变量，变量名为 Test4

Test4 SETL {TRUE} ；将该变量赋值为真

4. RLIST

语法格式：

名称 RLIST { 寄存器列表 }

RLIST 伪指令可用于对一个通用寄存器列表定义名称，使用该伪指令定义的名称可在 ARM 指令 LDM/STM 中使用。在 LDM/STM 指令中，列表中的寄存器访问次序为根据寄存器的编号由低到高，而与列表中的寄存器排列次序无关。

使用示例：

RegList RLIST {R0-R5 ， R8 ， R10} ；将寄存器列表名称定义为 RegList ，可在 ARM 指令 LDM/STM中通过该名称访问寄存器列表。

3) 数据定义（ Data Definition ）伪指令

数据定义伪指令一般用于为特定的数据分配存储单元，同时可完成已分配存储单元的初始化。

常见的数据定义伪指令有如下几种：

— DCB 用于分配一片连续的字节存储单元并用指定的数据初始化。

— DCW （DCWU） 用于分配一片连续的半字存储单元并用指定的数据初始化。

— DCD （DCDU） 用于分配一片连续的字存储单元并用指定的数据初始化。

— DCFD （DCFDU）用于为双精度的浮点数分配一片连续的字存储单元并用指 定的数据初始化。

— DCFS  DCFSU） 用于为单精度的浮点数分配一片连续的字存储单元并用指 定的数据初始化。

— DCQ  DCQU） 用于分配一片以 8 字节为单位的连续的存储单元并用指定 的数据初始化。

— SPACE 用于分配一片连续的存储单元

— MAP 用于定义一个结构化的内存表首地址

— FIELD 用于定义一个结构化的内存表的数据域

1. DCB

语法格式：

标号 DCB 表达式

DCB 伪指令用于分配一片连续的字节存储单元并用伪指令中指定的表达式初始化。其中，表达式可以为 0 ～ 255 的数字或字符串。 DCB 也可用 “ = ” 代替。

使用示例：

Str DCB “ This is a test ！ ” ；分配一片连续的字节存储单元并初始化。

2. DCW（或DCWU）

语法格式：

标号 DCW （或 DCWU ） 表达式

DCW （或 DCWU ）伪指令用于分配一片连续的半字存储单元并用伪指令中指定的表达式初始化。

其中，表达式可以为程序标号或数字表达式。

用 DCW 分配的字存储单元是半字对齐的，而用 DCWU 分配的字存储单元并不严格半字对齐。

使用示例：

DataTest DCW 1 ， 2 ， 3 ；分配一片连续的半字存储单元并初始化。

3. DCD（或DCDU）

语法格式：

标号 DCD （或 DCDU ）表达式

DCD（或 DCDU ）伪指令用于分配一片连续的字存储单元并用伪指令中指定的 表达式初始化。其中，表达式可以为程序标号或数字表达式。DCD也可用 “ & ” 代替。

用 DCD 分配的字存储单元是字对齐的，而用 DCDU 分配的字存储单元并不严格 字对齐。

使用示例：

DataTest DCD 4 ， 5 ， 6 ；分配一片连续的字存储单元并初始化。

4. DCFD（或DCFDU）

语法格式：

标号 DCFD （或 DCFDU ） 表达式

DCFD （或 DCFDU ）伪指令用于为双精度的浮点数分配一片连续的字存储单元 并用伪指令中指定的表达式初始化。每个双精度的浮点数占据两个字单元。用 DCFD  分配的字存储单元是字对齐的，而用 DCFDU 分配的字存储单元并不严格字对齐。

使用示例：

FDataTest DCFD 2E115 ， -5E7 ；分配一片连续的字存储单元并初始化为指定的双精度数。

5. DCFS（或DCFSU）

语法格式：

标号 DCFS （或 DCFSU ） 表达式

DCFS （或 DCFSU ）伪指令用于为单精度的浮点数分配一片连续的字存储单元并用伪指令中指定的表达式初始化。每个单精度的浮点数占据一个字单元。用 DCFS 分配的字存储单元是字对齐的，而用 DCFSU 分配的字存储单元并不严格字对齐。

使用示例：

FDataTest DCFS 2E5 ， -5E － 7 ；分配一片连续的字存储单元并初始化为指定的单精度数。

6. DCQ(或DCQU）

语法格式：

标号 DCQ （或 DCQU ）表达式

DCQ（或 DCQU ）伪指令用于分配一片以 8 个字节为单位的连续存储区域并用 伪指令中指定的表达式初始化。

用 DCQ 分配的存储单元是字对齐的，而用 DCQU分配的存储单元并不严格字齐

使用示例：

DataTest DCQ 100 ；分配一片连续的存储单元并初始化为指定的值。

7. SPACE

语法格式：

标号 SPACE 表达式

SPACE 伪指令用于分配一片连续的存储区域并初始化为 0 。其中，表达式为要分配的字节数。

SPACE 也可用 “ ％ ” 代替。

使用示例：

DataSpace SPACE 100 ；分配连续 100 字节的存储单元并初始化为 0 。

8. MAP

语法格式：

MAP 表达式 { ，基址寄存器 }

MAP 伪指令用于定义一个结构化的内存表的首地址。MAP 也可用 “ ＾ ” 代替。

表达式可以为程序中的标号或数学表达式，基址寄存器为可选项，当基址寄存器选项不存在时，表达式的值即为内存表的首地址，当该选项存在时，内存表的首地址为表达式的值与基址寄存器的和。

MAP 伪指令通常与 FIELD 伪指令配合使用来定义结构化的内存表。

使用示例：

MAP 0x100 ， R0 ；定义结构化内存表首地址的值为 0x100 ＋ R0 。

9. FILED

语法格式：

标号 FIELD 表达式

FIELD 伪指令用于定义一个结构化内存表中的数据域。FILED也可用“ # ” 代替。

表达式的值为当前数据域在内存表中所占的字节数。

FIELD 伪指令常与 MAP 伪指令配合使用来定义结构化的内存表。 MAP 伪指令定义内存表的首地址， FIELD 伪指令定义内存表中的各个数据域，并可以为每个数据域指定一个标号供其他的指令引用。

注意 MAP 和 FIELD 伪指令仅用于定义数据结构，并不实际分配存储单元。

使用示例：

MAP 0x100 ；定义结构化内存表首地址的值为 0x100 。

A FIELD 16 ；定义 A 的长度为 16 字节，位置为 0x100

B FIELD 32 ；定义 B 的长度为 32 字节，位置为 0x110

S FIELD 256 ；定义 S 的长度为 256 字节，位置为 0x130

4) 汇编控制（ Assembly Control ）伪指令

汇编控制伪指令用于控制汇编程序的执行流程，常用的汇编控制伪指令包括以下几条：

— IF 、 ELSE 、 ENDIF

— WHILE 、 WEND

— MACRO 、 MEND

— MEXIT

1. IF、ELSE、ENDIF

语法格式：

IF 逻辑表达式

指令序列 1

ELSE

指令序列 2

ENDIF

IF 、 ELSE 、 ENDIF 伪指令能根据条件的成立与否决定是否执行某个指令序列。当 IF 后面的逻辑表达式为真，则执行指令序列 1 ，否则执行指令序列 2 。其中， ELSE 及指令序列 2 可以没有，此时，当 IF 后面的逻辑表达式为真，则执行指令序列 1 ，否则继续执行后面的指令。

IF 、 ELSE 、 ENDIF 伪指令可以嵌套使用。

使用示例：

GBLL Test ；声明一个全局的逻辑变量，变量名为 Test……

IF Test = TRUE

指令序列 1

ELSE

指令序列 2

ENDIF

2. WHILE、WEND

语法格式：

WHILE 逻辑表达式

指令序列

WEND

WHILE 、 WEND 伪指令能根据条件的成立与否决定是否循环执行某个指令序列。当 WHILE 后面的逻辑表达式为真，则执行指令序列，该指令序列执行完毕后，再判断逻辑表达式的值，若为真则继续执行，一直到逻辑表达式的值为假。

WHILE 、 WEND 伪指令可以嵌套使用。

使用示例：

GBLA Counter ；声明一个全局的数学变量，变量名为 Counter

Counter SETA 3 ；由变量Counter 控制循环次数

……

WHILE Counter < 10

指令序列

WEND

3. MACRO、MEND

语法格式：

MACRO

$ 标号 宏名 $ 参数 1 ， $ 参数 2 ，……

指令序列

MEND

MACRO 、 MEND 伪指令可以将一段代码定义为一个整体，称为宏指令，然后就可以在程序中通过宏指令多次调用该段代码。其中， $ 标号在宏指令被展开时，标号会被替换为用户定义的符号， 宏指令可以使用一个或多个参数，当宏指令被展开时，这些参数被相应的值替换。

宏指令的使用方式和功能与子程序有些相似，子程序可以提供模块化的程序设计、节省存储空间并提高运行速度。但在使用子程序结构时需要保护现场，从而增加了系统的开销，因此，在代码较短且需要传递的参数较多时，可以使用宏指令代替子程序。

包含在 MACRO 和 MEND 之间的指令序列称为宏定义体，在宏定义体的第一行应声明宏的原型（包含宏名、所需的参数），然后就可以在汇编程序中通过宏名来调用该指令序列。在源程序被编译时，汇编器将宏调用展开，用宏定义中的指令序列代替程序中的宏调用，并将实际参数的值传递给宏定义中的形式参数。

MACRO 、 MEND 伪指令可以嵌套使用。

4. MEXIT

语法格式：

MEXIT

MEXIT 用于从宏定义中跳转出去。