Zedboard/FPGA
文章平均质量分 63
Taneeyo
努力学习
展开
-
【ZYNQ 详细案例二】VGA显示的详细实现与原理分析 彩条实验 基于ZEDBOARD
【ZedBoard VGA显示】首先我们来看看Zedboard用户手册和数据手册上对于其VGA端口的定义可知由以上的信息我们得到。VGA显示信号由以下部分组成:1、RGB444的数据值2、VGA-HS: VGA行同步信号3、VGA-VS: VGA场同步信号(列同步)行同步有效说明一行扫描完了,到达下一行开始扫描‘场同步信号有效说明整个屏幕完成,又回到第一行开始扫描。以此重复达到持续绘制VGA显示屏幕这一功能。但是,在显示器上的电子枪在扫描过程中需要进行复位调整,这时如果我们在复位时开始执行原创 2021-03-28 15:40:54 · 2817 阅读 · 1 评论 -
【ZYNQ 详细案例一】GPIO读写的详细实现 基于ZEDBOARD
【ZYNQ 详细案例一】GPIO的认识与实现 基于ZEDBOARDGPIO是一种外设,可用于连接。。首先先点击【Block Design】然后添加处理器IP,也就是我们的ps部分。双击打开之后,点击【Run Block Automation】,因为在创建工程时,我们已经选择了板子的型号。所以点这个自动配置,就会按照我们选择的板子型号进行一个默认的初始化。默认点击【OK】即可。此时会生成带有许多外部信号接口的PS IP核。当然,这么多的信号我们在此案例中并不全部需要用到。 因此,【双击IP原创 2021-03-23 23:53:57 · 2046 阅读 · 1 评论 -
【Zedboard HDMI bug解决】Please specify VLNV when creating IP cell axi_hdmi_dma
出这个bug就是有IP核没有加进去。那么你的ADV7511应该用的是新版的。老版本需要编译的IP:hdl-hdl_20xx /library/axi_clkgenhdl-hdl_20xx /library/axi_hdmi_txhdl-hdl_20xx /library/axi_i2s_adihdl-hdl_20xx /library/axi_spdif_txhdl-hdl_20xx /library/util_i2c_mixer新版本:hdl-hdl_20xx /library/axi_原创 2021-03-20 14:50:29 · 905 阅读 · 3 评论 -
【Zynq bug】在SDK Terminal串口打印少了第一个字符 基于Zedboard
在printf之前,加上一个Xil_DCacheDisable();函数即可。相关头文件#include "stdio.h"#include "xil_cache.h"结果就不会吃字节了:原理是缓存上的问题,哪天有空补写一下。原创 2021-03-19 16:21:43 · 446 阅读 · 0 评论 -
【zedboard串口bug最终解决办法】zynq开发 在SDK 终端Teminal找不到COM3、COM5等接口 无法连接uart串口 ZYNQ驱动问题 解决办法
在SDK编写好代码插上两根连接线,一个是JTAG DEBUG一个是uart串口线。关于板子上跳帽的配置,如上图我的配置就行。打开SDK的终端,发现没有 教程或者实例中的 COM5 or COM3 等待接口。这个时候,打开设备管理器打开端口我这个COM4 是装VM虚拟机的时候的一个模拟虚拟串口。所以不是Zynq的。这个时候 我们再看看通用总线控制器。这个就是Zynq的串口控制需要的驱动。但是端口却没有。这个时候 试过了驱动精灵、各种姿势拔插接线,依然没办法解决。最后在zedboa原创 2021-03-18 01:24:07 · 4279 阅读 · 10 评论 -
【VIVADO SDK报错最终解决办法】write 0x00100000 error,AP transaction error, DAP status f000002 基于zedboard
要看最终解决办法的往下拉下面是从bug入手到解决的过程:先说一下我这边的环境:win10vivado2018.3Zedboard (zynq)在SDK写好了代码:点击 Run 出现如下的报错。点击Details没有太多信息。网上说的很多可能的原因版本:0.DDR的配置错误1.硬件上,检查跳帽有没有切换正确(× 无效)2.PL资源有没有改动、hdf文件是否匹配(× 无效)3.开发板与器件设置不匹配 (就是DDR配置不匹配)4.启动禁用另一个A9的核 (× 无效)但是最主要其原创 2021-03-18 01:02:21 · 3745 阅读 · 0 评论 -
【Zedboard】FPGA边缘提取 图像处理 基于ZYNQ完成 灰度图像 在VGA显示与 边缘提取 二值化 Verilog代码实现
【Zedboard】FPGA边缘提取 图像处理 基于ZYNQ完成 灰度图像 在VGA显示与 边缘提取 二值化 Verilog代码实现在项目开始到目前为止已经完成了在Zedboard的PL部分即FPGA上的对本视觉系统的所有工作。项目整体Block Design 图如下所示:实物图:灰度图显示边缘提取对比RGB彩色图(一)、配置摄像头传感器并完成完成图像实时采集:(a)先介绍摄像头配置的模块:本项目中使用的摄像头传感器芯片是OV5620,硬件接口上:支持标准的SCCB接口,兼容I2C接口原创 2020-12-11 09:24:57 · 1984 阅读 · 6 评论 -
【Zedboard】FPGA图像处理 基于ZYNQ完成RGB彩色图像在VGA显示与二值化 Verilog代码实现
【Zedboard】FPGA图像处理 基于ZYNQ完成图像 二值化 Verilog代码实现目前的成像状态:(一)、配置摄像头传感器并完成完成图像实时采集:(a)先介绍摄像头配置的模块:本项目中使用的摄像头传感器芯片是OV5620,硬件接口上:支持标准的SCCB接口,兼容I2C接口,支持PMOD双排接口,本项目中使用的即为PMOD_5M双排接口。帧率:7.5—120fps。输出信号是10位的RGB RAW格式的图像数据。OV5620的系统框图如图1-1所示:其Block Design模块如下原创 2020-12-11 09:11:38 · 3459 阅读 · 3 评论 -
【ZedBoard】在ZYNQ上利用FPGA PL部分 完成VGA驱动及图像显示(一)基础知识
【ZedBoard】在ZYNQ上PL部分 完成VGA图像显示(一)基础知识前言:最近在学习fpga开发,基于的是ZYNQ的板子Zedboard。在学习过程中发现关于zedboard的pl部分做vga方向资料不是很多,因此在此不算做教程吧,水平有限。算是一些经验分享,希望前辈指教。软件开发环境:Vivado2019.2硬件开发环境:Zedboard——PL部分 也就是纯FPGA部分编程语言:Verilog(一)有关VGA的知识:VGA(Video Graphics Array) 是视频图像阵列,通原创 2020-11-18 13:38:43 · 1053 阅读 · 2 评论