【ZYNQ 详细案例二】VGA显示的详细实现与原理分析 彩条实验 基于ZEDBOARD

最新推荐文章于 2022-04-06 10:06:08 发布
最新推荐文章于 2022-04-06 10:06:08 发布
阅读量2.8k 收藏 31
点赞数 8
文章标签： fpga 硬件 驱动程序
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Taneeyo/article/details/115180568
版权

【ZYNQ 详细案例二】VGA显示的详细实现与原理分析 彩条实验 基于ZEDBOARD

首先我们来看看Zedboard用户手册和数据手册上对于其VGA端口的定义
在这里插入图片描述
在这里插入图片描述

可知由以上的信息我们得到。VGA显示信号由以下部分组成：
1、RGB444的数据值
2、VGA-HS: VGA行同步信号
3、VGA-VS: VGA场同步信号（列同步）

行同步有效说明一行扫描完了，到达下一行开始扫描‘场同步信号有效说明整个屏幕完成，又回到第一行开始扫描。以此重复达到持续绘制VGA显示屏幕这一功能。

但是，在显示器上的电子枪在扫描过程中需要进行复位调整，这时如果我们在复位时开始执行有效的行或者场扫描的话，那么会出现错误。这也是为什么VGA时序图中有FRONT_PORCH和BACK_PORCH空隙原因。
在这里插入图片描述
digilent关于VGA的资料

对于我们输入不同的行和场的同步信号，显示器会自动匹配我们的信号 产生图像。但我们的输入应该满足如下的配置。
在这里插入图片描述

了现在我们以如下标准编写程序
在这里插入图片描述
由上面的参数，我们可以写一个参数定义对吧：

//行方向：
`define H_ACTIVE		1024
`define H_FRONT_PORCH	24
`define H_SYNCH_PULSE			136	
`define H_BACK_PORCH	160	
`define H_TOTAL			( `H_SYNCH_PULSE + `H_BACK_PORCH + `H_ACTIVE + `H_FRONT_PORCH ) 
//TOTAL=1344 

//场方向
`define V_ACTIVE		768	
`define V_FRONT_PORCH	3	
`define V_SYNCH_PULSE			6	 
`define V_BACK_PORCH	29	
`define V_TOTAL			 (`V_SYNCH_PULSE + `V_BACK_PORCH +  `V_ACTIVE +`V_FRONT_PORCH )	
//TOTAL = 806

为了编程方便，我们转换一下时序图，也是相当于建立一个坐标系，但是如果我们按照时序图上的那样，从 sync低电平时开始的话，那么到达有效信号还得先去除 sync和BP（back porch）的时间对吧。那如果我们改变一下顺序呢，我们从 有效信号开始时，记作 数轴原点 0。那么我们可以得到下面这种形式的定义：
在这里插入图片描述
现在我们就可以按照时序编写代码了：
首先扫描x方向和y方向：


//=========== 行计数器 ================
always@(posedge pixel_clk)begin
	if(rst)
		x_cnt <= 0;
	else if( x_cnt == (`H_TOTAL-1) )
		x_cnt <= 0;
	else 
		x_cnt <= x_cnt + 1;
end
//========== 场计数器 ==================
always@(posedge pixel_clk)begin
	if(rst)
		y_cnt <= 0;
	else if(x_cnt == (`H_TOTAL-1))begin
		if(y_cnt == (`V_TOTAL - 1) )
			y_cnt <= 0;
		else 
			y_cnt <= y_cnt + 1;
	end
end

现在 x_cnt 和 y_cnt 相当于就是我们的坐标变量了。我们可以在坐标不同的阶段对一些信号做处理。比如，我们要告诉VGA显示器我们什么时候数据是有效的：即 x_cnt 处于 0 ~ H_active 时对吧：


//======== 判断输出有效信号 ==========
reg h_en;
always@(posedge pixel_clk)begin	
  
     
	if(x_cnt == (`H_TOTAL-1) )
		h_en <= 1;
	else if(x_cnt == (`H_ACTIVE-1))
		h_en <= 0;
	
end

reg v_en;
always@(posedge pixel_clk)begin
    
	if(x_cnt == (`H_TOTAL-1)) begin
		if(y_cnt == (`V_TOTAL-1) )
			v_en <= 1;
		else if(y_cnt == (`H_ACTIVE-1))
			v_en <= 0;
	end
end

always@(posedge pixel_clk) begin

        de <= v_en & h_en;
 
end

请注意：对于场时序，他是一行扫描才加一，也就是当x_cnt扫完一行时，我们才会处理它。

接下来我们还有最后一项工作，就是把h_sync 和 v_sync 信号输出，对于这两个信号，我们只要在 x_cnt 处于 active+ front_porch 到 active+ front_porch+sync_pause 这个时间内给低电平（因为是低电平有效），其他时间都拉高不久可以了嘛。因此我们编写代码：

//================ 设置SYN的时间段为低电平================
always@(posedge pixel_clk)begin
    
	if(x_cnt == (`H_ACTIVE+`H_FRONT_PORCH-1))
		h_sync <=0;
	else if(x_cnt == (`H_ACTIVE+`H_FRONT_PORCH+`H_SYNCH_PULSE-1) )
		h_sync <=1;
	
end

always@(posedge pixel_clk)begin
    if(rst)
        v_sync <=1;
    else begin
	if(x_cnt == `H_TOTAL-1) begin
		if(y_cnt == (`V_ACTIVE+`V_FRONT_PORCH-1))
			v_sync <=0;
	    else if(y_cnt == (`V_ACTIVE+`V_FRONT_PORCH+`V_SYNCH_PULSE-1) )
			v_sync <=1;	
		else
		    v_sync<=v_sync;
	end
	else
	   v_sync <=v_sync;
	end
end

这样一来，我们所有的工作都结束了。通过这个模块，我们能够有效让显示屏识别在哪里数据有效、在哪里是hs，在哪里是vs。所以现在显示屏能够正常工作啦。如果我们再给它RGB的信号，他就可以正常输出颜色了。
对了，现在先给出 【vga_driver.v 】模块的完整代码。

`timescale 1ns / 1ps

//VGA Format 1024*768@60HZ
`define H_ACTIVE		1024
`define H_FRONT_PORCH	24
`define H_SYNCH_PULSE			136	
`define H_BACK_PORCH	160	
`define H_TOTAL			( `H_SYNCH_PULSE + `H_BACK_PORCH + `H_ACTIVE + `H_FRONT_PORCH ) 
//1344 // pixels

`define V_ACTIVE		768	
`define V_FRONT_PORCH	3	
`define V_SYNCH_PULSE			6	 
`define V_BACK_PORCH	29	
`define V_TOTAL			 (`V_SYNCH_PULSE + `V_BACK_PORCH +  `V_ACTIVE +`V_FRONT_PORCH )	
//806 // lines


module vga_driver(
		input                 pixel_clk       ,
		input                 rst           ,
		output reg            de              ,
		output reg            h_sync          ,
		output reg            v_sync          ,
		output reg	[10:0]      y_cnt           ,
		output reg	[10:0]     x_cnt
);


//=========== 行计数器 ================
always@(posedge pixel_clk)begin
	if(rst)
		x_cnt <= 0;
	else if( x_cnt == (`H_TOTAL-1) )
		x_cnt <= 0;
	else 
		x_cnt <= x_cnt + 1;
end
//========== 场计数器 ==================
always@(posedge pixel_clk)begin
	if(rst)
		y_cnt <= 0;
	else if(x_cnt == (`H_TOTAL-1))begin
		if(y_cnt == (`V_TOTAL - 1) )
			y_cnt <= 0;
		else 
			y_cnt <= y_cnt + 1;
	end
end

//======== 判断输出有效信号 ==========
reg h_en;
always@(posedge pixel_clk)begin	
  
     
	if(x_cnt == (`H_TOTAL-1) )
		h_en <= 1;
	else if(x_cnt == (`H_ACTIVE-1))
		h_en <= 0;
	
end

reg v_en;
always@(posedge pixel_clk)begin
    
	if(x_cnt == (`H_TOTAL-1)) begin
		if(y_cnt == (`V_TOTAL-1) )
			v_en <= 1;
		else if(y_cnt == (`H_ACTIVE-1))
			v_en <= 0;
	end
end

always@(posedge pixel_clk) begin

        de <= v_en & h_en;
 
end
//================ 设置SYN的时间段为低电平================
always@(posedge pixel_clk)begin
    
	if(x_cnt == (`H_ACTIVE+`H_FRONT_PORCH-1))
		h_sync <=0;
	else if(x_cnt == (`H_ACTIVE+`H_FRONT_PORCH+`H_SYNCH_PULSE-1) )
		h_sync <=1;
	
end

always@(posedge pixel_clk)begin
    if(rst)
        v_sync <=1;
    else begin
	if(x_cnt == `H_TOTAL-1) begin
		if(y_cnt == (`V_ACTIVE+`V_FRONT_PORCH-1))
			v_sync <=0;
	    else if(y_cnt == (`V_ACTIVE+`V_FRONT_PORCH+`V_SYNCH_PULSE-1) )
			v_sync <=1;	
		else
		    v_sync<=v_sync;
	end
	else
	   v_sync <=v_sync;
	end
end
    
endmodule

现在我们编写一个tb仿真模块测试一下我们的时序。


module test3;
reg clk,rst;
wire de;
wire hs,vs;

wire [10:0] x_cnt;
wire [10:0] y_cnt;
    
    
  vga_driver u0(  
   . pixel_clk  (       clk         )     ,
   .rst       (       rst         )    ,
   .de          (       de        )    ,
   .h_sync      (       hs           )    ,
   .v_sync      (       vs         )    ,
   .y_cnt       (       y_cnt          )    ,
   .x_cnt       (       x_cnt          )     
    );
    
always #30 clk=~clk;

initial begin 
clk = 0;
rst = 1;
#100 rst = 0;
end

    
endmodule

仿真得到时序图
在这里插入图片描述

我们放大看 hs什么时候低电平 什么时候重新拉高，如果是理想情况，一个是x_cnt到达h_active+h_front_porch-1 的时候也就是（1024+24）-1=1048-1=1047 的时候拉低，再过h_sync_pause=136 也就是(1048+136)-1=1184-1=1183的时候拉高（为什么要减一 是因为我们从0开始计数的呀）：
在这里插入图片描述
在这里插入图片描述

对于场时序也是这样分析来验证。

一定要先仿真通过再下比特流！！

我们现在写一个顶层模块，同时把GRB颜色输出,但是，在此之前，我们应该给出一个65MHZ的时钟才行，注意，这里的65是根据我们之前讨论的 在不同分辨率下的VGA时序参数那里得到的。此处我们可以用vivado自带的时钟IP核来完成时钟频率的转换。（IP核 如果是第一次接触，可以理解为一个函数，你只用关心输入输出，不用在意它是如何实现的）

点击【IP Catalog】

在这里插入图片描述
选择【clock wizard】时钟向导
在这里插入图片描述
我们只用把输出改成65MHZ即可
在这里插入图片描述
接下来我们就可以写顶层模块了。

module TOP(
        output   [3:0] R,G,B,
        output h_sync,v_sync,
        input clk,rst
    );
    
    wire clk65M ;
    wire de ;

    clk_wiz_0 u_clock(
                 .clk_in1_0(clk),
                 .clk_out1_0(clk65M),
                 .locked_0(),
                 .reset_0(1'b0)
             );

    wire [10:0]x_cnt ;
    wire [9:0]y_cnt ;
    
      vga_driver u0(  
   . pixel_clk  (       clk65M         )     ,
   .rst       (       rst         )    ,
   .de          (       de        )    ,
   .h_sync      (       h_sync           )    ,
   .v_sync      (       v_sync         )    ,
   .y_cnt       (       y_cnt          )    ,
   .x_cnt       (       x_cnt          )     
    );
      
      
    reg[3:0] Rr , Gr , Br ;
    always@ (posedge clk)
    case ( x_cnt )  //对于x_cnt在不同的位置，我们赋予不同的颜色，就会形成彩条
        128*4 : { Rr , Gr , Br } <={ 4'b0000  ,  4'b0000  ,  4'b0000  } ;
        128*1 : { Rr , Gr , Br } <={ 4'b0000  ,  4'b0000  ,  4'b1111  } ;
        128*2 : { Rr , Gr , Br } <={ 4'b0000  ,  4'b1111  ,  4'b0000  } ;
        128*3 : { Rr , Gr , Br } <={ 4'b0000  ,  4'b1111  ,  4'b1111  } ;
        128*0 : { Rr , Gr , Br } <={ 4'b1111  ,  4'b0000  ,  4'b0000  } ;
        128*5 : { Rr , Gr , Br } <={ 4'b1111  ,  4'b0000  ,  4'b1111  } ;
        128*6 : { Rr , Gr , Br } <={ 4'b1111  ,  4'b1111  ,  4'b0000  } ;
        128*7 : { Rr , Gr , Br } <={ 4'b1111  ,  4'b1111  ,  4'b1111  } ;
    endcase

    assign B = ( de == 0 ) ? 0 : Br ;
    assign G = ( de == 0 ) ? 0 : Gr ;
    assign R = ( de == 0 ) ? 0 : Rr ;
    
    
endmodule

最后，代码实现很简单，主要是要掌握如何处理时序以及如何调用IP核例化实现功能。代码可以参考，新手可以多写写。最后的效果：
在这里插入图片描述
最后，更改不同的 vga_driver的分辨率参数，将会得到不同的分辨率下的图像。大家可以尝试一下，但如果屏幕报错黑屏，多半是时序或者时钟的问题。解决办法：
1、检查你的时钟是否是对应的分辨率下的有效值。
2、显示屏是否支持这种分辨率。
3、检查 行场时序是否有错
3、检查de信号（即数据有效信号）是否出错
4、管脚约束是否匹配你的板子，电压是否是3.3v
。。。

Taneeyo
关注
  • 8
    点赞
  • 踩
  • 31
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
专栏目录
ZYNQ——FPGA工程之VGA彩条显示
weixin_50988214的博客
09-06 1200
参考： https://blog.csdn.net/Taneeyo/article/details/115180568?spm=1001.2014.3001.5501 https://www.bilibili.com/video/BV17U4y157gp?spm_id_from=333.999.0.0 本文的工程下载链接： https://download.csdn.net/download/weixin_50988214/21979975 主要内容： 使用vivado实现VGA端...
基于Zynq 7000实现ADV7125彩条VGA显示的工程，纯PL实现
08-27
基于Zynq 7000实现ADV7125彩条VGA显示的工程，纯PL实现。ADV7125是自己用转接板手焊的测试板，感兴趣的可以自己搭一下，很简单。（我的另一条上传，实现的PS+PL的彩条实现，基于Video Timing Controller+VDMA+AXI4-...
基于ZYNQ的VGA驱动
小裘的博客
07-20 884
  用ZYNQ做VGA显示确实有点大材小用，一般都是直接用VDMA、VTC等IP来驱动HDMI接口，输出图像视频。这里的VGA驱动仅用作练习，实际应用的意义不大。而且我在PL里实例化了一块双端口BRAM用作显存，并且用AXI EMC的IP把这块显存当作外部存储器访问，然后这个IP就报输出引脚没有连到IOB上的Warning。越想越觉得这个做法不地道，求大家轻喷ORZ…… VGA驱动电路   VGA驱动芯片用的是ADV7123，实际上是三路10bit的DAC。 VGA驱动   在写驱动之前需要确定具体的时序
zynq例子
weixin_34249678的博客
04-12 445
https://rocketboards.org/
【ZYNQ 详细案例一】GPIO读写的详细实现 基于ZEDBOARD
Taneeyo的博客
03-23 2002
【ZYNQ 详细案例一】GPIO的认识与实现 基于ZEDBOARD GPIO是一种外设，可用于连接。。 首先先点击【Block Design】 然后添加处理器IP，也就是我们的ps部分。 双击打开之后，点击【Run Block Automation】，因为在创建工程时，我们已经选择了板子的型号。所以点这个自动配置，就会按照我们选择的板子型号进行一个默认的初始化。 默认点击【OK】即可。 此时会生成带有许多外部信号接口的PS IP核。当然，这么多的信号我们在此案例中并不全部需要用到。 因此，【双击IP
基于Zynq 7000实现ADV7125彩条VGA显示的工程，VTC+VDMA
08-27
基于Zynq 7000实现ADV7125彩条VGA显示的工程，调用了PS和PL，使用Video Timing Controller+VDMA+AXI4-Stream Video Out实现VGA视频的显示彩条。ADV7125是自己用转接板手焊的测试板，感兴趣的可以自己搭一下，很简单...
zybo入门之VGA接口使用
02-20
zybo入门之VGA接口使用，含棋盘图，水平渐变等12种模式VGA显示，按键切换模式，基于zybo(ZYNQ7010)。
zynq pl读写ddr 实现vga高清显示
11-29
如题：详细链接：https://blog.csdn.net/LOTOOHE/article/details/78692798
zynq pl读写ddr 实现vga高清显示(2)
11-29
另一个好像传错了，这是主要的ip，sdk的代码在博客中已经给出，https://blog.csdn.net/LOTOOHE/article/details/78692798
基于rom的vga显示器的代码及文档（VHDL）
04-30
该资源包括代码和文档有助于初学者 1.进一步掌握VGA显示器的工作时序及其控制电路的工作原理。 2． 熟悉和掌握基于ROM的VGA显示原理以及ROM的使用方法。 3． 培养分析系统、进行模块设计及独立解决实际问题的能力。
【ZedBoard】在ZYNQ上利用FPGA PL部分完成VGA驱动及图像显示（一）基础知识
qinhe123的博客
04-06 645
【ZedBoard】在ZYNQ上PL部分 完成VGA图像显示（一）基础知识 前言：最近在学习fpga开发，基于的是ZYNQ的板子Zedboard。在学习过程中发现关于zedboard的pl部分做vga方向资料不是很多，因此在此不算做教程吧，水平有限。算是一些经验分享，希望前辈指教。 软件开发环境：Vivado2019.2 硬件开发环境：Zedboard——PL部分 也就是纯FPGA部分 编程语言：Verilog （一）有关VGA的知识： VGA（Video Graphics Array） 是视频图像
【ZYNQ 详细案例五】采用AXI4总线封装自定义VGA显示IP核 显示自定义图片或者字符内容 基于ZEDBOARD
Taneeyo的博客
03-29 1396
【ZYNQ 详细案例五】采用AXI4总线封装自定义VGA显示IP核 彩条实验 基于ZEDBOARD 第一部分：PL部分 首先我们先创建工程 然后创建block design 添加PS处理器 自动配置 ZEDBOARD的预设。 好了以后我们创建一个新 IP 核 因为我们要创建一个AXI4总线标准的IP核，所以这里我们选择AXI4总线的外设 NEXT NEXT 这一步要选择接口类型、接口模式、以及数据位宽还有寄存器个数。 这里因为我们是一个作为VGA显示的驱动，所以数据是由上层输入给这个IP核，然
【ZedBoard】在ZYNQ上利用FPGA PL部分 完成VGA驱动及图像显示（一）基础知识
Taneeyo的博客
11-18 1040
【ZedBoard】在ZYNQ上PL部分 完成VGA图像显示（一）基础知识 前言：最近在学习fpga开发，基于的是ZYNQ的板子Zedboard。在学习过程中发现关于zedboard的pl部分做vga方向资料不是很多，因此在此不算做教程吧，水平有限。算是一些经验分享，希望前辈指教。 软件开发环境：Vivado2019.2 硬件开发环境：Zedboard——PL部分 也就是纯FPGA部分 编程语言：Verilog （一）有关VGA的知识： VGA（Video Graphics Array） 是视频图像阵列，通
【Zedboard】FPGA图像处理 基于ZYNQ完成RGB彩色图像在VGA显示与二值化 Verilog代码实现
Taneeyo的博客
12-11 3407
【Zedboard】FPGA图像处理 基于ZYNQ完成图像 二值化 Verilog代码实现 目前的成像状态： （一）、配置摄像头传感器并完成完成图像实时采集： (a)先介绍摄像头配置的模块： 本项目中使用的摄像头传感器芯片是OV5620，硬件接口上：支持标准的SCCB接口，兼容I2C接口，支持PMOD双排接口，本项目中使用的即为PMOD_5M双排接口。帧率：7.5—120fps。输出信号是10位的RGB RAW格式的图像数据。 OV5620的系统框图如图1-1所示： 其Block Design模块如下
ZYNQ：zedboard开发板的 VGA彩条显示实验
qq_36426195的博客
11-22 888
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值