ADS1258---FPGA驱动(一)

本文介绍了ADS1258在FPGA驱动下的调试过程,包括AD1258的正常工作状态判断、时钟电路注意事项、SPI通信配置以及采样速率分析。强调了AD_RESET的重要性,以及在实际操作中常见的错误,如晶振电容接线问题和电源混淆。同时,提到了数据读取速度与采样速率的匹配,以及DRDY信号波形的影响因素。
摘要由CSDN通过智能技术生成

一、资料上值得注意的几个地方

1、AD1258上电后到底正常状态是怎样的?

因为是调试,所以首先要确定你AD是否在正常工作。

AD1258上电后,不需要你配置,也能工作,因为它有一个默认的配置,所以根据这个默认配置所表现的状态就能判断是否是正常的。

正常的状态是这样的:一、上电后,AD_DRDY是有波形的,是自动扫描模式,并且是最大采样率(23K)。你用示波器测AD_DRDY就能看出来。二、时钟输出口也是有波形的。

如果不是这样,看你AD_RESET连上并且控制好了没有,电源接对没有,时钟信号正常没有等等,排查,直到正常。

 

数据手册上的参考电路 AD_RESET 是没有连接的,因为它是用的软件复位,但是作为调试来说这样很不好!强烈建议一定要接上,控制它复位。

 

下面这图的英文要仔细读懂。

 

  1. 资料上AD1258的内部结构图,这个图最好看明白。对于你理解他的差分,单端连接有帮助。我这截图可能不太清楚,你们可以找数据手册上的图看。

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值