Makefile简介，百度百科

Makefile

一个工程中的源文件不计其数，其按类型、功能、模块分别放在若干个目录中，makefile定义了一系列的规则来指定，哪些文件需要先编译，哪些文件需要后编译，哪些文件需要重新编译，甚至于进行更复杂的功能操作，因为 makefile就像一个Shell脚本一样，其中也可以执行操作系统的命令。

Linux 环境下的程序员如果不会使用GNU make来构建和管理自己的工程，应该不能算是一个合格的专业程序员，至少不能称得上是 Unix程序员。在 Linux（unix ）环境下使用GNU 的make工具能够比较容易的构建一个属于你自己的工程，整个工程的编译只需要一个命令就可以完成编译、连接以至于最后的执行。不过这需要我们投入一些时间去完成一个或者多个称之为Makefile 文件的编写。

所要完成的Makefile 文件描述了整个工程的编译、连接等规则。其中包括：工程中的哪些源文件需要编译以及如何编译、需要创建那些库文件以及如何创建这些库文件、如何最后产生我们想要的可执行文件。尽管看起来可能是很复杂的事情，但是为工程编写Makefile 的好处是能够使用一行命令来完成“自动化编译”，一旦提供一个（通常对于一个工程来说会是多个）正确的 Makefile。编译整个工程你所要做的唯一的一件事就是在shell 提示符下输入make命令。整个工程完全自动编译，极大提高了效率。

make是一个命令工具，它解释Makefile 中的指令（应该说是规则）。在Makefile文件中描述了整个工程所有文件的编译顺序、编译规则。Makefile 有自己的书写格式、关键字、函数。像C 语言有自己的格式、关键字和函数一样。而且在Makefile 中可以使用系统shell所提供的任何命令来完成想要的工作。Makefile（在其它的系统上可能是另外的文件名）在绝大多数的IDE 开发环境中都在使用，已经成为一种工程的编译方法。

makefile带来的好处就是——“自动化编译”，一旦写好，只需要一个make命令，整个工程完全自动编译，极大的提高了软件开发的效率。make是一个命令工具，是一个解释makefile中指令的命令工具，一般来说，大多数的IDE都有这个命令，比如：Delphi的make，Visual C++的nmake，Linux下GNU的make。可见，makefile都成为了一种在工程方面的编译方法。

例子1:1111 ：（一个相对复杂的例子，嵌入式编程中经常用到的，详细情况请参考 嵌入式linux应用开发完全手册）

01 src := $(shell ls *.c) /*把当前目录下所有c源代码赋给变量src*/

02 objs := $(patsubst %.c,%.o,$(src)) /*调用makefile 中的函数patsubst, 用.o文件代替.c文件*/

03

04 test: $(objs)

05 gcc -o $@ $^

06

07 %.o:%.c

08 gcc -c -o $@ $<

09

10 clean:

11 rm -f test *.o

上述Makefile中的“$@", "$^", "$<" 称为自动变量。

例子2：

1 prog : filea.o fileb.o filec.o #指定prog由三个目标文件filea.o、fileb.o和filec.o链接生成

2 cc filea.o fileb.o filec.o -LS -o prog #如何从prog所依赖的文件建立 可执行文件

3 filea.o : filea.c a.h defs #指定filea.o目标文件，以及它们所依赖的.c和.h文件以及defs文件

4 cc -c filea.c #如何从目标所依赖的文件建立目标，即如何从filea.c建立filea.o

5 fileb.o : fileb.c b.h defs #指定fileb.o目标文件，以及它们所依赖的.c和.h文件以及defs文件

6 cc -c fileb.c #如何从目标所依赖的文件建立目标,即如何从fileb.c建立fileb.o

7 filec.o : filec.c c.h #指定filec.o目标文件，以及它们所依赖的.c和.h文件

8 cc -c filec.c #如何从目标所依赖的文件建立目标,即如何从filec.c建立filec.o

这个描述文档就是一个简单的makefile文件。我们针对上例的代码方面进行一些基础性说明：CC 是一个全局变量，它指定你的Makefile所用的编译器，一般默认是gcc；.o文件是unix下的中间代码目标文件，就如同在windows下的.obj文件一样，在unix下生成.o文件的过程叫编译（compile），将无数.o文件集合生成可执行文件的过程叫链接（link）；有时会在unix界面下看到.a文件，那是Archive File，相当于windows下的库文件Library File，.a文件作用是：由于源文件太多（上例是指.c和.h文件过多），编译生成的中间目标文件（.o文件）太多，而在链接时需要明显地指出中间目标文件名，这对于编译很不方便，所以，我们要给中间目标文件打个包，这个包就是.a文件。 [2]  

当filea.c或a.h文件在编译之后又被修改，则 make 工具可自动重新编译filea.o，如果在前后两次编译之间，filea.c 和a.h 均没有被修改，而且filea.o还存在的话，就没有必要重新编译。这种依赖关系在多 源文件的 程序编译中尤其重要。通过这种依赖关系的定义，make 工具可避免许多不必要的编译工作。当然，利用Shell 脚本也可以达到自动编译的效果，但是，Shell 脚本将全部编译任何源文件，包括哪些不必要重新编译的源文件，而 make 工具则可根据目标上一次编译的时间和目标所依赖的源文件的更新时间而自动判断应当编译哪个源文件。

Makefile文件准备好之后，接着在Makefile文件所在的目录下敲入make这个命令就可以了，根据Makefile文件，以告诉make命令需要怎么样的去编译和链接目标程序。       

Makefile规则

target ... : prerequisites ...

command

...

...

目标：依赖

执行指令 ...

target也就是一个目标文件，可以是Object File，也可以是执行文件。还可以是一个标签（Label）。

① prerequisites就是，要生成那个target所需要的文件或是目标。

② command也就是make需要执行的命令。（任意的Shell命令）

这是一个文件的依赖关系，也就是说，target这一个或多个的目标文件依赖于prerequisites中的文件，其生成规则定义在command中。说白一点就是说，prerequisites中如果有一个以上的文件比target文件要新的话，command所定义的命令就会被执行(command一定要以Tab键开始，否者 编译器无法识别command），减少重复编译，提高了其软件工程管理效率。

有效的宏引用

$(CFLAGS)

$Z

$(Z)

其中最后两个引用是完全一致的。

需要注意的是一些宏的预定义 变量，在Unix系统中，$*、$@、$?和$<四个特殊宏的值在执行命令的过程中会发生相应的变化，而在GNU make中则定义了更多的预定义变量。关于预定义 变量的详细内容， 宏定义的使用可以使我们脱离那些冗长乏味的编译选项，为编写makefile文件带来很大的方便。

# Define a macro for the object files

OBJECTS= filea.o fileb.o filec.o

# Define a macro for the library file

LIBES= -LS

# use macros rewrite makefile

prog: $(OBJECTS)

cc $(OBJECTS) $(LIBES) -o prog

……---------------------------------------------------------

此时如果执行不带参数的make命令，将连接三个目标文件和库文件LS；但是如果在make命令后带有新的宏定义：

make "LIBES= -LL -LS" #如何实现？

则命令行后面的宏定义将覆盖makefile文件中的宏定义。若LL也是库文件，此时make命令将连接三个目标文件以及两个库文件LS和LL。

在Unix系统中没有对常量NULL作出明确的定义，因此我们要定义NULL字符串时要使用下述 宏定义：

STRINGNAME= //这里有待考证

makefile 中的 变量（宏）

GNU 的 make 工具除提供有建立目标的基本功能之外，还有许多便于表达依赖性关系

以及建立目标的命令的特色。其中之一就是变量或宏的定义能力。如果你要以相同的编译

选项同时编译十几个 C 源文件，而为每个目标的编译指定冗长的编译选项的话，将是非

常乏味的。但利用简单的 变量定义，可避免这种乏味的工作：

# Define macros for name of compiler

CC = gcc

# Define a macr o for the CC flags

CCFLAGS = -D_DEBUG -g -m486

# A rule for building a object file

test.o: test.c test.h

$(CC) -c $(CCFLAGS) test.c

在上面的例子中，CC 和 CCFLAGS 就是 make 的 变量。GNU make 通常称之为 变量，

而其他 UNIX 的 make 工具称之为宏，实际是同一个东西。在 makefile 中 引用变量的值

时，只需 变量名之前添加 $ 符号，如上面的 $(CC) 和 $(CCFLAGS)。

GNU make 有许多预定义的 变量，这些变量具有特殊的含义，可在规则中使用。表 13-2

给出了一些主要的预定义 变量，除这些变量外，GNU make 还将所有的 环境变量作为自己

的预定义变量。

表 13-2 GNU make 的主要预定义 变量

预定义变量

含义

$*

不包含扩展名的目标文件名称。

$+

所有的依赖文件，以空格分开，并以出现的先后为序，可能包含重复的依赖文件。

$<

第一个依赖文件的名称。

$?

所有的依赖文件，以空格分开，这些依赖文件的修改日期比目标的创建日期晚。

$@

目标的完整名称。

$^

所有的依赖文件，以空格分开，不包含重复的依赖文件。

$%

如果目标是归档成员，则该 变量表示目标的归档成员名称。例如，如果目标名称为

(image.o)，则 $@ 为 ，而 $% 为 image.o。

AR

归档维护程序的名称，默认值为 ar。

ARFLAGS

归档维护程序的选项。

AS

汇编程序的名称，默认值为 as。

ASFLAGS

汇编程序的选项。

CC

C 编译器的名称，默认值为 cc。

CFLAGS

C 编译器的选项。

CPP

C 预编译器的名称，默认值为 $(CC) -E。

CPPFLAGS

C 预编译的选项。

CXX

C++ 编译器的名称，默认值为 g++。

CXXFLAGS

C++ 编译器的选项。

FC

FORTRAN 编译器的名称，默认值为 f77。

FFLAGS

FORTRAN 编译器的选项。

Makefile以文件名:文件名的形式比较冒号右边的文件是不是较左边的文件有更新，如果有更新则执行下一行的程序代码。因此Makefile可以把文件关联起来