Allegro PCB差分对规则设置

学习Allegro PCB差分对规则设置在PCB设计过程中,很多PCB中有差分对,我们一般对差分对的误差设为5mil。

频率越高,差分对的误差越少。所以我们在设置差分对时,我们要了解它的频率大小,设计不当,导致信号线跑不起来,做

成了报废PCB板,今天小北PCB设计室为大家详细介绍Allegro PCB差分对规则设置的步骤。

第一,在allegro菜单下执行Assign Differential Pair命令后,弹出下面对话框,根据下图操作,设计好差分对。

 

如果是自动建立差分对,会弹出下面窗口。

 

我们也可以在allegro PCB 规则设置中,建立差分对。如下图所示:

 

第二、根据PCB工艺参数,填好对应的线宽与线距。

 

第三、allegro中,我们设计的差分对内误差5mil。如果PCb上G的我们都是2MIl。频率越高,误差越小。

 

今天为大家讲解的学习Allegro PCB差分对规则设置就到这里。

  • 6
    点赞
  • 20
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
altera原厂多层开发板 原理图+PCB allegro 格式 Stratix IV GT版收发器信号完整性开发套件包括: Stratix IV GT开发板 安装的器件 EP4S100G2F40I1N 配置状态和设置单元 FPP配置 嵌入式USB-BlasterTM下载电缆 时钟 板上时钟振荡器:50 MHz, 100 MHz, 644.53 MHz和706.25 MHz SMA连接器,为收发器参考时钟提供外部分时钟。 通用用户输入/输出 DIP和按键式开关 LED LCD 存储器件 64-Mbyte同步闪存(主要用于FPGA配置) 元件和接口 6个与SMA连接器连接的全双工收发器通道 所有通道都支持11.3-Gbps数据速率 6个与FCI Airmax连接器连接的全双工收发器通道 收发器相关电源功耗测量电路 可以通过香蕉型插头提供所有(唯一)电源电压 温度测量电路 管芯温度 环境温度 RJ-45插头和10/100/1000Base-T以太网PHY 背板在6.5 Gbps时的驱动能力 收发器信号完整性开发套件通过FCI连接器插头直接与FCI背板(不包括)连接 结合另一块信号完整性开发套件或者FCI子卡(不包括)进行全面的端到端背板通道分析 应用软件GUI 与平台无关 通过JTAG与PC连接 嵌入式Blaster 用户可控 VOD和预加重设置 均衡器设置 测试码型 状态指示器 误码数量 BER 锁定信号 EyeQ在器件接收器重建眼图,监视均衡后的信号完整性(高达6 Gbps) allegro , pcb stratixIVGT_4sgt100_si.part1.rar 2.86 MB, 下载次数: 1294 , 下载积分: 资产 -2 信元, 下载支出 2 信元 stratixIVGT_4sgt100_si.part2.rar 2.86 MB, 下载次数: 1463 , 下载积分: 资产 -2 信元, 下载支出 2 信元 stratixIVGT_4sgt100_si.part3.rar 1.3 MB, 下载次数: 972 , 下载积分: 资产 -2 信元, 下载支出 2 信元

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值