- 博客(0)
- 资源 (2)
- 收藏
- 关注
基于VHDL的数字频率计的设计
不是本人的,是期刊摘录 使用V HDL 语言来设计数字频率计, 给出了原理图和仿真图形, 所设计的电路通过硬件仿真, 下
载到目标器件上运行, 能够满足测量频率的要求, 具有理论与实践意义, 实现了电子电路自动化( EDA)
的过程。
不是本人的,是期刊摘录
2008-11-08
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人
2008-11-08
TA创建的收藏夹 TA关注的收藏夹
TA关注的人