基于FPGA的NVMe over PCIe逻辑加速引擎之PCIe加速模块设计（下） PCIe 加速模块利用硬件的并行能力和缓存结构增加了 PCIe 事务层的处理效率和数据传输吞吐量。这里是其中的读模块设计
NVMe over PCIe逻辑加速引擎设计与实现 设计并实现了一种基于 FPGA 的 NoP 逻辑加速引擎， 并对其进行了功能验证和板级测试。 测试结果表明实现的 NoP 逻辑加速引擎的功能和性能均满足项目需求，提高了其在复杂数据环境中的灵活性和存储性能。
高性能 RDMA IP：通用性强，性能更优越 为满足高速数据的交换，设计高性能 RDMA IP。它采用Xilinx平台，选用Mellanox CX455A-ECAT100Gbe 网卡（目前xilinx只支持100G网卡）。该IP支持RDMA RoCE v2协议，只需一根光纤就解决与远程PC之间通信. 测试结果表明SEND速率71 Gbps，R/W分别为91 Gbps和96 Gbps。
绿色爆炸技术：高功率脉冲爆破-------新一轮市场革命 高功率脉冲技术一、传统技术的不足二、什么是脉冲功率技术三、岩石破碎的理论分析四、主要的碎岩新技术五、技术应用：脉冲放电破碎岩石一、传统技术的不足传统的机械式碎岩的方法在目前的使用是最广泛的，然而考虑到设备和碎岩材料等方面的影响，成本的降低、岩石破碎效率的提升存在很大的难度。传统的爆破技术由于采用的化学炸药在爆破后还需要等待碎岩沉 降和尘烟的消散，大大的降低了效率，而且炸药存放的安全问题还会带来非生产性的管理费用，如何克服这些问题引起了很多的学者的研究。二、什么是脉冲功率技术脉冲功率技术又称高功率脉冲
2021-07-29 NVMe控制器纯硬件逻辑设计（1） NVMe控制器硬件逻辑部分设计NVMe控制器架构设计NVMe控制器硬件逻辑部分主要模块的设计思路及功能定义如下：首先将实现指令处理模块，该模块主要包含寄存器组定义和指令组装两个部分。CPU能够通过AXI-Lite总线访问并配置模块内部寄存器组，配置完成后，便将寄存器中的相关配置信息传输至后续指令组装部分，并根据NVMe 1.3d协议中所规范的提交指令格式完成指令组装流程；数据流处理模块将输入的无地址映射形式写数据流转换为带地址映射形式，并缓存至DDR存储器件中来等待后续控制流程提取。或是将读取到
一种NVMe 主机控制器 （Host Controller，HC） IP 应用及介绍 NVMe 控制器需求目前常用的SATA控制器IP无法满足 GBps 以上高速存储性能方面的指标要求。NVMe控制器能够加速NVMe指令管理过程，大幅提高数据的读写传输速率，有效降低传输延迟。采用NVMe控制器成为目前高速存储的迫切需求。目前，NVMe控制器输入输出端口主要基于AMBA AXI4总线接口协议，使其能够与FPGA整体系统设计中的其余模块高效互连，提高开发效率并增强可移植性。通过分析NVMe指令控制流程中数据的交互需求，NVMe控制器输入输出端口可同时使用AXI、AXI-Lite以及AXI-
AMBA AXI总线协议技术分析 AMBA AXI总线协议技术分析AMBA AXI是ARM公司所制定的新一代总线协议规范，主要用于SoC内部各模块间的互连，是一种面向高性能、低延迟、高带宽的片内总线，并向下兼容已有的AHB、APB接口。因其具有传输性能突出、功能完整等特点，得到广泛的应用。目前，Xilinx大部分标准IP的接口均升级为AXI总线，使得基于这些标准IP的设计拥有更好的性能、更加方便快捷以及更高的可靠性，并且不同模块间互连也变得十分高效。AMBA AXI4协议规范中制定了包括AXI、AXI-Lite以及AXI-Stream在
NVMe技术分析之工作原理 NVMe工作原理主机端通过创建如NVMe特性中所述的Admin和I/O提交完成队列，以建立与SSD之间的通信，实现指令的发送和完成信息处理过程。NVMe协议所规范的标准工作流程如图1所示。主要工作流程按以下过程进行：（1）主机控制器将指令写入相应的提交队列；（2）主机更新SSD端门铃寄存器以通知SSD有新的待执行指令；（3）SSD通过检查门铃寄存器获取指令数量，并将指令从对应的提交队列中读出；（4）SSD控制器依次解析并执行指令；（5）指令执行完成后，SSD控制器将提交指令对应的完成信息依次
NVMe技术分析之数据结构 NVMe技术分析NVMe作为新兴的存储器逻辑接口，制定了主机与SSD设备之间的通信方式，包括指令集、工作机制、SSD控制寄存器等内容。相比于传统的AHCI协议进行了大量改进，使其拥有诸多优势。NVMe提供了显著的I/O性能，并大幅减少了延迟，该设计将存储物理上更靠近CPU，提高了协议效率。本节将对NVMe技术中的关键内容进行分析。1.0 NVMe特性NVMe精简了调用方式，使主机在提交和执行指令的过程中都无需对非缓存的寄存器进行访问，而传统的AHCI接口协议在每个命令执行的过程中需读取4次寄存器，即消
PCI Express总线技术分析* PCI Express总线技术分析PCIe总线是PCI总线的继承，相比于传统并行传输形式的PCI总线，PCIe为全双工的串行差分高速传输总线，其在信号完整性、抗干扰性以及实时性等方面有着明显改善。除此之外，由于PCIe采用串行差分传输形式，使得总线频率能够大幅提高，由此带来的速率提升也十分可观。下面简要介绍PCIe结构，希望有助于理解NVMe Host IP设计。1 PCIe体系结构PCIe总线采用端到端的连接结构，其体系结构中主要包括三个关键的基本模块，即作为主设备的跟复合体（Root Comple
关注
