计算机组成与体系结构读书笔记

一

1.计算机组织处理控制信号、信号方法和存储类型等问题，包括了计算机系统的所有物理方面
计算机体系结构集中于计算机体系结构和行为的研究，看待系统所实现的逻辑与抽象
2.ISA 指令集架构，是机器上运行的软件与执行软件的硬件之间的共同认可的接口
3.cache 高速缓冲存储器
4.电器和电子工程师协会 IEEE 国际电信联盟 ITU 国际标准化组织 ISO
5.小规模集成 SSI 中等规模集成 MSI 大规模集成 LSI 超大规模集成 VLSI 特大规模集成 ULSI 晶片规模集成 WSI
6.摩尔定律和罗克定律
7.计算机七层结构和云服务

二

1.位（bit）计算机中最基本的信息单位，binary digit
2.按位计数系统，（加权计数系统），通过增加计数（幂）来表示
3.有符号整数四种表现方法：原码、反码、补码、移码
4.快速先行进位原理、剩余算术和布斯算法（提高性能与准确度）
5.浮点数 尾数 有效数 科学计数法
6.浮点数三个组成部分 符号位、指数部分（表示2的幂指数）和小数部分
7.IEEE-754 单精度 1位符号位、8位指数和23位有效数组成的32位有符号数
双精度 1位符号位、11位指数和52位有效数组成的64位有符号数
8.6位变体BCD->EBCDIC->ASCII（高阶第八位用于奇偶检验）->Unicode
9.冗余循环检验（CRC）
10.汉明码 汉明距离 差异向量 韩明算法 奇偶校验位
11.m个数据位和r个校验位关系 （m+r+1<=2^r）
12.突发错误：多个相邻位被损坏
13.里德-所罗门纠错码（RS） 基于 伽罗华域 的抽象数学结构
14.非归零码（NRZ）不归零反转码（NRZI）调相（曼切斯特码）调频（FM）改进调频（MFM）游程长度受限码（RLL）不分享赢最大似然码（PRML）

三

1.布尔逻辑和任何计算机系统的实际物理组件之间有很强的联系。
2.AND布尔运算被称为布尔乘积 OR布尔运算被称为布尔和
3.布尔运算符OR、AND和NOT的真值表

4布尔代数的基本定律

定律名	AND	OR
同一率	1x=x	1+x=1
零率	0x=0	1+x=1
幂等律	xx=x	x+x=x
逆等率	xx’=0	x+x’=1
交换律	xy=yx	x+y=y+x
结合率	(xy)z=x(yz)	(x+y)+z=x+(y+z)
分配率	x+(yz)=(x+y)(x+z)	x(y+z)=xy+xz
吸收率	x(x+y)=x	x+xy=x
德摩根定律	(xy)’=x’+y’	(x+y)’=x’y’
双重否定率	x’’=x	x’’=x

注：(xy)’ = x’y’不是一个有效的等式
5.上面每个关系（最后一个除外）同时具有一个AND（乘积）的形式和一个OR（求和）的形式，被称为对偶规则。
6.为了消除潜在的混乱，数字逻辑设计师指定布尔函数使用规范或标准化的格式。
乘积的和形式要求表达式是一些项与变量（或乘积项）的集合。
和的乘积表示的布尔表达式是或运算变量（求和项），然后进行与运算
7.实际的物理组件或数字电路（如执行算术运算的组件或计算机中的选择器）是由许多称为门的基本元素构成的。
8.两种常见的门是NAND（与非门）和NOR（或非门），NAND门通常被称为通用逻辑门。
9.卡诺图（Kmaps）相较于布尔定律可以更自动化来简化数字电路。
10.通常情况下门电路不单独出售，而是以集成电路（IC）为单元售出。
11.半加器（输入只有xy）全加器（输入xy+“进位”）
12.复制多个全加器并提供一个进位电路给电路左边的进位，能组成行波进位加法器，执行三位数以上的加法，但行波进位加法器计算速度慢，被替代
13. 译码器(decoder)是一类多输入多输出组合逻辑电路器件，其可以分为：变量译码和显示译码两类。 变量译码器一般是一种较少输入变为较多输出的器件，常见的有n线-2^n线译码和8421BCD码译码两类；** 用来将二进制数转换成对应的七段码，一般其可分为驱动LED和驱动LCD两类。
14.多路复用器：一个从许多输入线中选择一个二进制信息，并将其引导到单个输出线上的电路
15.奇偶校验发生器：创建必要的奇偶校验位以使一个字相加的电路
奇偶校验检查器：检查是否存在正确的奇偶校验（奇数或偶数）
16.算术逻辑单元（ALU）：AND、OR、NOT、加法
17.组合电路是由门电路生成的，时序电路是由触发器生成的
18.异步时序电路：当输入值发生变化，时序电路变得活跃起来。
同步时序电路：使用时钟来对时间进行排序
** 时钟：发出一系列脉冲的电路
19.锁存器是电平触发，触发器是边缘触发
20.反馈：在数字电路的背景下，电路的输出被反馈作为这个电路的输入
21.JK触发器：修改SR触发器，确保非法状态永远不会出现，当两个输入为1时，该电路取消当前状态
22.D(数据)触发器：计算机物理内存的真实表示。
23.特征表（有点像真值表）和时序图可以用来描述触发器和时序电路的动作，有限状态机（FSM）提供了等效的图形描述。有限状态机通常使用圆圈表示机器状态，用有向弧表示从一个状态到另一个。
24.摩尔机的输出函数仅与当前状态有关，而米莉机的输出函数与当前状态及其输入有关
25.算法状态机(ASM)：将FSM从一个状态提前到另一个状态的算法

四

1.寄存器是一种存储二进制数据的硬件设备
2.算术逻辑单元（ALU）在程序执行过程中用于执行逻辑运算（如比较运算）和算术运算（如加法和乘法运算）。
3.在ALU中执行的各种操作常常会应县状态寄存器的某些数据位（设置这些数据位是为了指示某些动作，如是否有溢出发生）。
4.控制单元负责监视所有指令的执行和各种信息的传输过程。
5.控制单元使用一个名为程序计数器的寄存器来寻找下一条要执行的命令。
6.CPU通过总线（由多条线路组成，允许多为数据进行并行传递）与其他组件进行通信。
7.主设备是最初启动操作的设备，从设备是相应主设备请求的设备。
8.总线可以以点对点的方式连接两个特定的设备，或者将总线用作一条公用通道来连接多个设备，这要求多个设备共享总线（多点总线）
9.总线协议：数据总线（用于数据传递的总线），控制线（指示设备的使用总线的权限和目的），地址线（表示数据的位置），电源线（提供必要的电力）
10.总线周期是完成总线信息传送所需的时钟脉冲间隔
11.处理器-内存总线比较短，是高速总线
12.I/O总线通常比处理器-内存总线长
13.底板总线实际上是构建在机器主板上的总线
14.使用一条名为系统总线的内部总线连接CPU、内存和所有其他内部组件。而采用外部总线（有时称为扩展总线）来使外围设备、扩展插槽和I/O端口连接到计算机的其余部分。大多数计算机越有局部总线，可以将外设直接连接到CPU的数据总线上。
15.同步总线是由时钟控制的，各种事件只有在时钟脉冲到来时才会发生。
16.每个设备都由时钟频率来同步。
17.由于时钟控制各种事务，所以任何时钟偏移（时钟浮动）都有可能导致问题，意味着总线要竟可能短。
18.各种控制线都是使用异步总线来负责协调计算机的各种操作，这种异步总线必须采用一种较为复杂的握手协议来强调，协议一般分为三个步骤：ReqREAD、ReadyDATA、ACK
19.只允许CPU主控能避免混乱，但处理效率降低，因此使用多主控设备，此时需要总线仲裁
菊花链仲裁方式：从最高优先级设备传给最低优先级设备
集中并行式仲裁方式：每个设备都右一个到总线的请求控制线和一个选择谁可以使用总线的仲裁控制器。可能导致瓶颈
采用自选择的分配式仲裁方式：设备本身决定谁具有最高优先级和谁应该得到总线使用权
采用冲突检测的分配式仲裁方式 ：多个同时请求，设备必须发出另一个请求（以太网使用这种类型仲裁）
20.指令的性能通常是通过时间周期（时间脉冲的时间间隔）的数目来测量，时间周期是时钟频率的倒数
21.某些总线也配有自己的时钟，总线时钟通常比CPU时钟慢，这样就造成了系统的瓶颈问题。计算机个部件的性能界定对于计算机各部件的同步工作是非常重要的，但人们为提高系统性能达到某种目的可能使用超频运行
22.采用接口来处理I/O设备与CPU间的数据交换：存储器映射I/O，基于指令的I/O
23.存储器有随机存取存储器（RAM）芯片构成。
24.单个存储器模块只能串行访问（每次只能执行一次存储器访问），交叉存储器缓解了这个问题，把存储器分成多个存储模块（或存储体），8路交叉就是8个模块，低位/高位交叉，地址的低位/高位用于选择模块。
25.指令集架构( ISA)
26.计算机模型MARIE