- 博客(7)
- 收藏
- 关注
RSS订阅原创 2021-07-02
1.实验代码 module Latched_Seven_Seg_Display ( output reg [6:0] Display_L, Display_R, input Blanking,,Enable,clock,reset ); reg [3: 0]count; // abc_defg parameter BLANK= 7'b111_1111; parameter ZERO= ...
2021-07-02 15:16:51
85
原创 2021-07-02
1.实验代码 function [15:0] shift; input [15:0] data; input [3:0] n; input ct1; begin case (ct1) 1'b1:shift=data<<n; 1'b0:shift=data>>n; default:shift=16'dx; endcase end endfunction 2.结果
2021-07-02 15:13:51
54
原创 一个移位器电路
1.实验代码 module shifter(W,Shift,Y,k); input [3:0]W; input Shift; output reg [3:0]Y; output reg k; always@(W,Shift) begin if(Shift) begin Y[3]=0; Y[2:0]=W[3:1]; k=W[0]; end else ...
2021-07-02 15:05:14
513
原创 主从D触发器的门级建模
1.实验目的： 利用Quartus ii软件和Modelsim软件进行主从结构D触发器进行 2.实验代码： module MSDFF (Q,Qbar,D, C); output Q, Qbar; input D, C; wireNotc,NotD,NotY,Y,D1,D2,Ybar,Y1,Y2; assign NotD=~D; assign NotC =~C; assign NotY=~Y; assign D1=~(D&C) ; assign D2=~ (C&NotD) ; assign
2021-07-02 14:51:54
232
原创 第二次实验，联合仿真
一、实验目的 使初学者很快能够熟悉ModelSim的基本,功能,更详细的软件说明和应用举例讲在后续的章节中进行介绍。 二、实验工具 pc机和Quartur ii软件和modlsim软件。 三、实验代码 module examplel (x1,x2,s,f); input x1,x2,s; output f; not(k,s); and(g,k,x1); and(h,s,x2); or(f,g,h); endmodule 四、实验截图 ...
2021-07-01 21:34:26
69
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人