- 博客(1)
- 收藏
- 关注
RSS订阅原创 IC前端整合（RTL to Netlist)所包含的流程，及Synthesis的主要任务
综合是连接电路的高层描述与物理实现的桥梁。综合结果的好坏直接决定于HDL语言的描述，综合给定的限制条件与综合之后的门级网表将送到后端工具用于布局布线，而且在使用HDL语言描述电路以及在综合的过程中就需要考虑电路的可测试性，在综合之后需要对电路的可测试性进行处理，也就是做DFT相关的工作。1）翻译（Transiation）过程是使用gtech.db库（对于Synopsys的综合工具DC来说）中的门级单元来组成HDL语言描述的电路，从而构成初始的未优化的电路网表。大家可以从下面两个图更直观的理解综合的过程。..
2022-08-16 22:48:20
1759
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人