- 博客(0)
- 资源 (13)
- 收藏
- 关注
RSS订阅External Memory Interfaces Intel Agilex FPGA IP User Guide.pdf
有Agilex FPGA的DDR4 DIMM layout guide很详细的介绍，可以单独作为DIMM规范参考设计
2021-08-23
【原创】层叠设计与阻抗简介及计算过程演示.rar
公司内部培训的时候整理的文档。科普了层叠和阻抗设计的基础知识，从最基础的PP片讲起。演示了层叠设计和阻抗设计的计算过程，不可多得的系统正宗全面的科普材料，也是心血之作。
2021-02-08
allegro17.2出背钻的流程介绍
allegro17.2的背钻设置，这份文档是介绍了利用新功能VIA的设置来设置背钻加工参数。是以往的allegro软件版本中没有的新功能。
2018-10-23
allegro17.2中文版新功能介绍
allegro17.2中文版新功能介绍：1，Padstack Editor的新界面。2，新的Xsection Editor的新界面。3，针对软硬结合板的设计，性能提升。
2018-10-23
[原创]Allegro的GRE功能流程介绍
本人研读156页英文文档后的总结整理，网上如此完整的教程目前还没有。通过教程学习，可以对于速率不高的总线完全可以放心的交给机器去自动布线。布线效果不亚于人工布线。大大节省时间和脑力。教程还不懂的可以联系本人看视频资料（视频资料拍摄得比较啰嗦，文档资料比较精华）。
2018-10-23
Allegro使用报错Zero radius arc问题解决
对于ALLEGRO设计在出验证光绘文件阶段，在CAM350中导入光绘文件时经常有报错"Zero radius arc detected.Assuming linear interpolation",导致无法正常导入光绘文件。解决这个问题我是半猜半蒙，发生过几次这个问题，都用这个方法解决了。发表在CSDN希望能帮到其他人也帮自己囤点分。
2018-10-15
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人