计算机系统的基本构成
处理器 processor 内存 main memory 输入输出模块 I/O modules 系统总线 system bus 为处理器 内存 和输入输出模块提供通信的设施
PC 程序计数器 IR 指令寄存器 AC 累加器 MAR 存储器地址寄存器 MBR 存储器缓冲寄存器 I/O AR io地址寄存器 I/O BR io缓冲寄存器
指令的执行
指令周期 一个单一的指令需要的处理 开始 (取指) 执行 结束
中断 提供了 允许其他模块 中断处理器 正常处理过程的机制
中断分类 程序中断 指令执行的结果导致的中断
时钟中断 由处理器内部的计时器产生
I/O中断 有I/O控制器产生
硬件失效中断 硬件故障产生
多个中断处理模型 定义中断优先级 允许高优先级的中断打断低优先级的中断处理程序的运行
存储器的层次结构 寄存器 高速缓存 内存 磁盘
高速缓存 处理器与内存的速度不匹配 利用局部性原理在处理器与内存之间提供一个容量小速度快的存储器
DMA 直接内存读取 由IO模块完成 或者由系统总线中的一个独立模块完成
对称处理器SMP 可用性 可伸缩性 高性能 可伸缩性
具有两个或者两个以上的可比性能处理器
共享内存和IO设备 每个处理器访存地址相同
所有处理器对IO设备的访问 要么通过相同的通道 要么通过相同设备的不同通道
所有处理器都可执行相同的功能(因而称之为对称)
整个系统由统一的操作系统控制
多核计算机 两个或者多个处理器组装在同一片硅片上