不用除法运算，如何实现A/3呢？

最新推荐文章于 2024-08-28 22:04:30 发布
最新推荐文章于 2024-08-28 22:04:30 发布
阅读量768 收藏
点赞数
分类专栏： 图像处理 文章标签： 算法
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/u010299280/article/details/90410379
版权

在硬件实现代码时，由于除法器占用资源过多，除数是3的时候可以通过如下方式实现，
Y为被除数，X为所求的商，所有数值都为int整形
在这里插入图片描述

bolt1st
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 2
    评论
专栏目录
c语言中除法运算和模运算,C语言除法算法和取模运算的实现（多种算法，多种思路）...
weixin_31889705的博客
05-17 3834
对计算机来说，除法与求模是整数算术运算中最复杂的运算。相对其他运算(如加法与减法)来说，这两种算法的执行速度非常慢。例如，ARM 硬件上不支持除法指令，编译器调用 C 库函数来实现除法运算。直接利用 C 库函数中的标准整数除法程序要花费 20~100 个周期，消耗较多资源。在非嵌入式领域，因为 CPU 运算速度快、存储器容量大，所以执行除法运算和求模运算消耗的这些资源对计算机来说不算什么。但是在嵌...
5.6 除法器的实现
bangren3304的博客
07-09 1540
计算机组成 5 乘法器和除法器 5.6 除法器的实现 现在，我们已经将除法的运算过程用适合硬件实现的方法描述出来了，那么就可以着手开始设计真正的硬件的除法器了。那么在这一节，我们将首先整理出一个除法器的工作流程，然后通过一个事例来分析除法器的结构和它的工作原理。 我们首先来看一个32位除法器的工作流程。 首先进行初始化工作，然后进入正式的工作步骤。我们要注意，余数和被除数是共享一个寄...
不用除法和求模运算，判断一个数能否被3整除
陈镜许的专栏
11-01 4011
<br />昨天看到一个有意思的题目，不用除法和求模运算，判断一个数能否被3整除。这个问题，网上有人给了一个答案，但是该答案并不正确（读者可以自己去网上搜一下这个题目，可以看到该答案）。本文提出一个思路，与读者分享。<br />3是一个比较特别的数，其二进制表示是0b11，也就是说任何一个数乘以3的结果实际上是这个数与其左移1位后相加的结果。现在给出一个数a，假设它能被3整除，结果是b，即a=3*b，那么从二进制乘法运算判断出，b的最低位与a的最低位一定是相同的，从而得到了b的最低位，将这个位左移1位变成次
mod3 如何用硬件实现
weixin_30408165的博客
03-14 249
今天接到Qualcom 的电话面试，表现很一般。Qualcom 不愧是一流的IC 设计公司，问得问题非常基础，但是非常深入！ 其中问了一个如何实现模3 的问题。没有回答上来。 后来想了一下，其实非常简单。 模3 输出一共就3个状态，0/1/2, 可以用状态s0/s1/s2 来表示。 初始状态为s0, 从高位开始，每来一个bit 就会产生一次状态转移。依次画出状态转移图就可以很简单...
如何不用除法计算A/3
不要看错一切
10-18 663
 由于A/4&lt;=A/3&lt;=A/2,在此范围内使用二分查找计算。代码：int Div3(int A) { int val=A&lt;0?-A:A; if(val==3) return A&lt;0?-1:1; int p=val&gt;&gt;2,r=val&gt;&gt;1; int x=0; while(p&lt;r) { x=(p+r)&gt;&gt;1; ...
不用除法运算，实现A/3
weixin_30919429的博客
10-12 116
方法题集： 方法一. int n=0;while(n>=3){A-=3;n++;} 方法二. A/3 = A/2 - A/6A/6 = A/4 - A/12A/12 = A/8 - A/24so: A/3 = A/2-(A/4-(A/8-(A/16-(A/14.....公式没法打，A/3=累加（-1）k次方* A/(2的K次方）即：N是个值较大的数for(i = 0;i < N...
除法运算
weixin_30832143的博客
07-10 769
有符号div,无符号idiv 标 题: 【原创】第一章:1.9、除法与取模运算的识别与优化原理 作 者: AOnePass 时 间: 2010-09-02,23:59:39 链 接: http://bbs.pediy.com/showthread.php?t=119744 在计算机的0和1的世界里，最复杂的整数运算莫过于除法的运算了，对于这一节内容的演练断断续续的花费了笔者近一周的时间...
不用除法运算符的除法
ld326的专栏
04-04 301
题目描述： 给定一数组a[N]，我们希望构造数组b [N]，其中b[j]=a[0]*a[1]…a[N-1] / a[j]，在构造过程中，不允许使用除法： 要求O（1）空间复杂度和O（n）的时间复杂度； 除遍历计数器与a[N] b[N]外，不可使用新的变量（包括栈临时变量、堆空间和全局静态变量等）；实现程序（主流编程语言任选）实现并简单描述。 代码：   #include &lt;st...
除法问题
sdljtyk的博客
09-10 1374
输入正整数 n，按从小到大的顺序输出所有形如 abcde/fghij=n的表达式，其中a~j为数字0~9的一个排列，2≤n≤79 样例输入：   62 样例输出：   79546/01283=62   94736/01528=62 解： 看到题目之后会想到，10层暴力，但是很不容易控制，每一位不同，因此将其看成两个五位数进行做除法计算，因为每一位不同，所以最小为12345最大为
C++使用string的大数除法运算（4）
08-25
例如，我们可以使用减法函数minus来实现大数除法运算。其思想是将被除数不断减去除数，直到小于除数为止。例如，861除以21，可以不断减去21，直到小于21为止。 知识点5：减法函数minus 减法函数minus是大数除法...
用位运算不用算术运算实现整数的加减乘除运算
12-22
这里不再深入讨论除法的位运算实现，但可以使用乘法函数结合移位运算来实现除以2的简单情况。 总的来说，位运算为实现整数的加减乘除提供了一种高效且有趣的途径。通过理解二进制运算的本质，我们可以避免使用传统...
用verilog实现除法器(两种方法）
01-26
1、 选择除法器的算法，本实验开始采用的是减法实现除法器的例子（比如十进制中的a/b，可先比较a与b的大小，如果a>b,则商加1，a<=a-b,再进行比较大小，直到a<b,商不变，余数为a）; 2、 选择好算法，进行...
C++ 高精度除法运算（c=a/b）
热门推荐
ChanJose的博客
01-19 1万+
一、题目：一个大整数除以一个整数（低精度数）     输入一个大于0的大整数a,长度不超过100位，求出除以一个整数b，输出得到的商和余数。    输入： 2132104848488485 13    输出：164008065268345 0 二、思路：       1.输入大整数的数字串和整数b          用string存储大整数的数字串，用int存储整数b       2...
硬件除法器原理_[ECC&RSA]除法器
weixin_39834788的博客
11-20 2607
“在ECC和RSA算法硬件实现(Barrett约减和Montgomery约减)中，需要提前计算某些参数，会应用到除法器。”01—传统除法器传统除法器的设计非常单纯：一、先取除数和被除数的正负关系，然后正值化被除数。传统除法器因为需要递减的关系，所以除数就取负值的补码，方便操作。二、被除数递减与除数，每一次的递减，商数递增。三、直到被除数小于除数，递减过程剩下的是余数。四、输出的结果根据...
计算机组成与设计（七）—— 除法器
dianshu1593的博客
11-30 1958
除法的运算过程 与乘法相比，除法的实现较为复杂，运算过程如下： 过程： 被除数和余数：将余数和被除数视为一个，共享一个寄存器，初始值为被除数 除数：可视为不断右移，并和被除数相减 商：每个bit依次生成，可视为不断左移 除法器的工作流程 要注意的是，与手算相比，电路实现总是将余数减除数，所以如果出现差小于0，要执行回退操作。 怎么会退呢？其实没...
不许用%和/来实现求任意数除以3的余数
pzy20062141的专栏
09-25 2544
转载请注明出处，声明如下： 作者：peizhongyou 前几天参加一个编程竞赛，涉及到部分位运算的知识，准备不足挂了。事后在网上搜了一下位运算的介绍看到《位运算之美》这篇博客，其中提到了一个题目“不许用%和/来实现求任意数除以3的余数”感觉挺有意思，可惜博文中没有介绍方法，没办法只能自己解决了，解决方法如下： 第一种方法：循环减法 如果不用位运算，我们可以用一种最
汇顶 笔试 一面 二面 软件开发工程师-嵌入式软件开发
linsoiler1的专栏
10-29 4772
汇顶的面试真是让我自信心大跌，不过还是要总结一下的。 1.笔试 宣讲会上，老总说，本科起薪13万，硕士起薪16万，还有一大堆的福利待遇，挺得心痒痒的。1个小时的宣讲会完了，就去其他教室笔试。一个大教室，估计有200人，都是笔试软件开发的。大家并排坐着，然后发2套卷子，蓝色一套，黄色一套，题目完全不同，每列一套题目，呵呵，这倒是防止了同桌对答案的问题。不错。题目倒不会很难，很多都是在网上找得到的
Leetcode42接雨水（单调栈）
最新发布
AGNING的博客
08-28 390
维护一个栈，满足从栈底到栈顶元素大小递减。如果当前元素高于栈顶，且栈内有至少2个元素，则形成了一个凹槽，及一个图中横着的红色矩形，将它的面积累加即可，第一次写难在维护单调栈中计算面积和。求出前缀最大和后缀最大，用两者较小值减去当前高度，累加即可，这个思路容易想到，这里不赘述。
verilog实现除以定值
07-13
### 回答1： Verilog是一种硬件描述语言，用于设计和编写数字电路的逻辑描述。要实现除法操作，需要使用特定的方法和算法来进行。 常见的方法是使用移位和减法来模拟除法运算。可以将除数和被除数转化为二进制，并进行移位和减法操作，直到得到商和余数。这个过程可以用Verilog语言来描述。 下面是一个简单的Verilog代码示例，用于实现除法操作： module divide ( input [7:0] dividend, input [3:0] divisor, output reg [7:0] quotient, output reg [3:0] remainder ); reg [7:0] dividend_reg; always @ (posedge clk) begin dividend_reg <= dividend; // 初始化除数和商 quotient <= 8'b0; remainder <= divisor; // 进行除法运算 for (i = 7; i >= 0; i = i - 1) begin remainder <= remainder - divisor; // 如果余数小于0，说明可以除尽 if (remainder < 0) begin remainder <= remainder + divisor; quotient[i] <= 1'b1; end else begin quotient[i] <= 1'b0; end end end endmodule 在这个例子中，输入的dividend表示被除数，divisor表示除数。输出的quotient表示商，remainder表示余数。代码模拟了移位和减法操作，最终得到商和余数。 需要注意，这只是一个简单的示例代码，实际的除法操作更为复杂，可能需要考虑浮点数、溢出等情况。因此，在实际应用中，可能需要更复杂的算法和代码来实现除法操作。 ### 回答2： 在Verilog中实现除以定值的方法是通过使用模块化和连续赋值来实现的。以下是一个示例的Verilog代码： ```verilog module Divider(input [7:0] dividend, input [7:0] divisor, output reg [7:0] quotient, output reg [7:0] remainder ); // 定义内部变量 reg [7:0] dividend_copy; reg [7:0] divisor_copy; reg [7:0] quotient_copy; reg [7:0] remainder_copy; // 确保内部变量与输入信号同步 always @(dividend, divisor) begin dividend_copy <= dividend; divisor_copy <= divisor; end // 实现除法运算 always @(dividend_copy, divisor_copy) begin {quotient_copy, remainder_copy} <= dividend_copy / divisor_copy; end // 确保输出信号与内部变量同步 always @(quotient_copy, remainder_copy) begin quotient <= quotient_copy; remainder <= remainder_copy; end endmodule ``` 以上示例代码包含一个名为Divider的模块，该模块将一个8位的被除数和一个8位的除数作为输入，并输出一个8位的商和一个8位的余数。通过连续赋值和模块中的赋值操作，Verilog代码实现了除法运算。 ### 回答3： Verilog是一种硬件描述语言，用于实现数字电路和系统。要实现除以固定的值，我们可以使用Verilog的结构，变量和运算符来实现。 在Verilog中，我们可以使用除法运算符“/”来执行除法操作。首先，我们需要定义一个输入变量和一个输出变量来存储输入和输出值。然后，我们可以使用除法运算符将输入值除以所需的固定值，并将结果存储在输出变量中。 以下是一个使用Verilog实现除以固定值的简单示例： module divider(input [7:0] dividend, output reg [7:0] quotient); parameter DIVISOR = 5; // 定义除数 always @(*) begin quotient = dividend / DIVISOR; // 除法运算 end endmodule 在上面的例子中，我们定义了一个模块`divider`，其中包含一个8位输入变量`dividend`和一个8位输出变量`quotient`。我们还使用`parameter`关键字定义了一个名为`DIVISOR`的常量，它是我们要除以的固定值。 在`always`块中，我们使用除法运算符`/`将输入变量`dividend`除以常量`DIVISOR`，并将结果存储在输出变量`quotient`中。 这样，当我们在Verilog仿真器中使用这个模块时，输入的`dividend`值将被除以`DIVISOR`并存储在`quotient`变量中。
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值