![](https://img-blog.csdnimg.cn/20201014180756930.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
计算机体系结构设计
文章平均质量分 73
主要针对RISCV的书总结设计经验
迷路的小黑
不要懒了,起来学习!
展开
-
3、一条只有ADD指令的五级流水线数据通路设计(RISCV)
这里写自定义目录标题欢迎使用Markdown编辑器新的改变功能快捷键合理的创建标题,有助于目录的生成如何改变文本的样式插入链接与图片如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、居右SmartyPants创建一个自定义列表如何创建一个注脚注释也是必不可少的KaTeX数学公式新的甘特图功能,丰富你的文章UML 图表FLowchart流程图导出与导入导出导入欢迎使用Markdown编辑器你好! 这是你第一次使用 Markdown编辑器 所展示的欢迎页。如果你想学习如何使用Mar原创 2021-08-18 15:42:25 · 2230 阅读 · 0 评论 -
2、chiseltest实验与大坑
目的这次的目的是利用chisel test完成对硬件代码的测试。相当于Verilog写Testbench测试硬件代码的过程。因为chisel-bootcamp和chisel-book用的chisel test都过老,和直接clone下来的chisel-templete的chisel test不符,所以这里在下还是搞了很久…主要参考:https://github.com/ucb-bar/chisel-testers2和chisel-templete中test中的gcd测试流程在之前的MyPacke原创 2021-07-30 22:35:35 · 1185 阅读 · 0 评论 -
1、使用sbt构建第一个chisel项目
我理解的sbt、scala、chisel的关系scala是门语言、可以类比于C语言。sbt是个项目构建工具,类比于VC++。本身.c文件可以用gnu直接编译,为了项目构建方便会用VC++构建相应的项目。chisel相当于一个库函数,比之于C语言中的<stdio.h>。我理解其本质是利用scala面向函数与面向对象的性质将chisel所写代码转换为Verilog代码。当然其本身也具有不转换就仿真硬件描述功能的性质。chisel可以当做Verilog生成器也可以当做一种硬件描述语言。sbt的原创 2021-07-29 22:58:39 · 1340 阅读 · 0 评论