- 博客(1)
- 资源 (1)
- 收藏
- 关注
原创 基于FPGA的CRC原理实现
module CRC10 (Clock, Data_In, CRC_En, CRC_Clr, CRC_Out); input Clock; input CRC_En; input CRC_Clr; output [9:0] CRC_Out; //reg [9:0] CRC_Out; input [31:0] Data_In; reg CRC_En_reg; reg CRC_
2014-05-15 16:59:36
3586
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人