- 博客(4)
- 资源 (3)
- 收藏
- 关注
原创 tdm64-gcc-9.2.0 tdm64-gcc-5.1.0下载 百度网盘
在外网下载需要老长时间了,这里分享一下,给小伙伴用,欢迎点赞链接: https://pan.baidu.com/s/1m6OJbJ66neyr2Uj-2bcTuA 提取码: 28cj
2020-04-14 18:44:46 9439 26
原创 Vim8.1进行xdc文件语法高亮
FPGA开发过程中,vim不能对Xilinx的约束文件*.xdc自动进行语法高亮。当然可以采用“:set filetype=sdc"的方式,为了省事,自动将xdc文件设置为sdc语法高亮的方法:在 .\Vim\vim81\filetype.vim文件中添加下面的代码,这样打开sdx文件就会自动设置文件类型为sdc文件类型,采用sdc的高亮语法。...
2020-01-31 15:27:43 662
原创 Vivado将模块封装为IP的方法(网表文件)
在给别人用自己的工程时可以封装IP,Vivado用封装IP的工具,可以得到像xilinx的ip一样的可以配置参数的IP核,但是用其他工程调用后发现还是能看到源文件,如何将工程源文件加密,暂时没有找到方法,如果知道还请赐教。而直接用.edif网表文件作为ip的方法如下:
2017-10-14 12:14:23 16817 9
原创 matalb取整函数round、fix、ceil和floor函数在fpga中的实现
matalb取整函数中round、fix、ceil和floor函数在fpga中的实现用FPGA进行数字信号处理过程中,很多时候需要将一个数的结果中的小数据部分截断掉,也就是数据取整,在matlab中这样的函数有4个:round、fix、ceil和floor。本文的工作如下:1、以4位2进制补码数据5和-5为例,说明各个函数在FPGA中的实现方式。2、fpga在乘法器IP核中的取整方式。
2017-09-15 11:29:21 4685 2
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人