- 博客(1)
- 收藏
- 关注
翻译 xilinx IDDR原语时序图
OPPOSITE_EDGE Mode传统的输入DDR解决方案或OPPOSITE_EDGE模式是通过ILOGIC模块中的单个输入实现的。 数据在时钟的上升沿通过输出Q1提供给FPGA逻辑,在时钟的下降沿通过输出Q2提供给FPGA逻辑。 该结构类似于Virtex-6 FPGA实现。 图1 显示了使用OPPOSITE_EDGE模式的输入DDR的时序图。SAME_EDGE Mode在SAME_ED...
2019-05-28 13:43:48 10384
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人