- 博客(10)
- 资源 (2)
- 收藏
- 关注
RSS订阅转载 FPGA STA(静态时序分析)
FPGA STA(静态时序分析) 今天给大侠带来FPGA STA(静态时序分析)，话不多说，上货。 一、概述 1.1 概述 在快速系统中FPGA时序约束不止包含内部时钟约束，还应包含完整的IO时序约束和时序例外约束才能实现PCB板级的时序收敛。因此。FPGA时序约束中IO口时序约束也是一个重点。仅仅有约束正确才能在快速情况下保证FPGA和外部器件通信正确。 ...
2021-02-05 19:40:49
708
原创 FPGA代码规则检查工具
FPGA代码规则检查工具有：1.Synopsys公司的Spyglass2.Novas公司的nlint3.Synopsys公司的Leda
2021-02-04 11:55:20
2152
原创 FPGA前仿工具
1.Menter 公司的Modelsim,Questasim2.Synopsys公司的VCS3.Cadence公司的IUS：NC_verilg; IES:irun;Xcelium:xrun
2021-02-04 11:42:35
521
原创 FPGA静态时序分析工具
1.Xilinx FPGA 使用Vivado2.Altera FPGA 使用Quartus3.Actel FPGA 使用Libero4.Lattice FPGA使用Diamond5.Synopsys 公司的Prime Time6.Cadence 公司的Pearl
2021-02-04 11:22:57
996
原创 FPGA复位方式
1.同步复位：如果复位脉冲宽度小于时钟周期，系统识别不到2.异步复位：如果复位释放在时钟有效沿附近，容易产生亚稳态3.异步复位同步释放：推荐使用
2021-02-04 10:23:04
187
原创 函数和任务的区别
函数和任务的主要区别是：任务能够消耗时间而函数不能。以在类外定义函数和任务为例：//1.类class driver extend uvm_driver#(transaction)…extern virtual function void print_info();extern task print_information;endclass//2.函数function void driver::print_info();info(“driver”," print info!",UVM_L
2021-02-04 00:26:29
1533
原创 system verilog数据类型
system verilog主要的数据类型有：1.logic2.双状态数据类型bit,byte,shortint,int,longint3.数组4.队列5.链表6.用户自定义数据类型7.枚举类型
2021-02-03 17:20:52
203
1
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人