飞思卡尔系列MC9S12XS128的中断系统

1、特点：

• Interrupt vector base register (IVBR)

•中断向量基址寄存器（IVBR）
• One spurious interrupt vector (at address vector base1 + 0x0010).

•一个伪中断向量（矢量base1在地址+ 0x0010）。
• One non-maskable system call interrupt vector request (at address vector base + 0x0012).

•一个不可屏蔽系统调用中断向量请求（在地址向量基地+ 0x0012）。
• Three non-maskable access violation interrupt vector requests (at address vector base + 0x0014−
0x0018).•三个不可屏蔽中断访问冲突（在地址向量基地+ 载体的要求−0x0014 0x0018）。
• 2–109 I bit maskable interrupt vector requests (at addresses vector base + 0x001A–0x00F2).

•2-109余位屏蔽中断向量请求（在地址向量基地+ 0x001A - 0x00F2）。
• Each I bit maskable interrupt request has a configurable priority level and can be configured to be handled by either the CPU or the XGATE module2.
•每个余位屏蔽中断请求有一个可配置的优先级，可配置为一方的CPU了XGATE模块2处理。

• I bit maskable interrupts can be nested, depending on their priority levels.

•余位屏蔽中断可以嵌套，根据其优先级。
• One X bit maskable interrupt vector request (at address vector base + 0x00F4).

•一个X位屏蔽中断向量请求（在地址向量基地+ 0x00F4）
• One non-maskable software interrupt request (SWI) or background debug mode vector request (at
address vector base + 0x00F6).•一个非屏蔽软件中断请求或背景调试模式（在请求处理向量向量基地+ 0x00F6）。
• One non-maskable unimplemented op-code trap (TRAP) vector (at address vector base + 0x00F8).

•一个非屏蔽没有得到执行操作码矢量（向量在地址基地+ 0x00F8）。
• Three system reset vectors (at addresses 0xFFFA–0xFFFE).•三个系统（在复位向量地址0xFFFA - 0xFFFE）。
• Determines the highest priority XGATE and interrupt vector requests, drives the vector to the
XGATE module or to the bus on CPU request, respectively.•确定最优先的XGATE的中断向量和要求，驱动的矢量，XGATE模块或请求总线在CPU
• Wakes up the system from stop or wait mode when an appropriate interrupt request occurs or
whenever XIRQ is asserted, even if X interrupt is masked.•一个适当的中断请求时，或当XIRQ被中断，甚至如果X中断屏蔽都可以使系统在停止或等待模式响应。
• XGATE can wake up and execute code, even with the CPU remaining in stop or wait mode.•XGATE可以响应和执行代码，甚至与CPU，在停止或等待模式剩余。

4.1.3 Modes of Operation

工作模式

• Run mode运行模式

This is the basic mode of operation.这是基本的运作模式

• Wait mode等待模式

In wait mode, the XINT module is frozen. It is however capable of either waking up the CPU if an interrupt occurs or waking up the XGATE if an XGATE request occurs. Please refer to Section 4.5.3, “Wake Up from Stop or Wait Mode” for details.

在等待模式下，XINT模块被冻结。然而，它是否能够在中断发生的时候使CPU响应或者XGATE请求发生的时候使XGATE响应。请参阅 第4.5.3节“在停止或等待模式中响应”的细节。

• Stop Mode停止模式

In stop mode, the XINT module is frozen. It is however capable of either waking up the CPU if an interrupt occurs or waking up the XGATE if an XGATE request occurs. Please refer to Section 4.5.3, “Wake Up from Stop or Wait Mode” for details.

在停止模式下，XINT模块被冻结。然而，它是否能够在中断发生的时候使CPU响应或者XGATE请求发生的时候使XGATE响应。请参阅 第4.5.3节“在停止或等待模式中响应”的细节。

 

• Freeze mode (BDM active)

In freeze mode (BDM active), the interrupt vector base register is overridden internally. Please refer to Section 4.3.2.1, “Interrupt Vector Base Register (IVBR)” for details.

在冻结模式（BDM活动），中断向量基址寄存器重写内部。请参阅第4.3.2.1“中断向量基址寄存器（IVBR）”的细节。

下面是XINT模块的框图：

 

分享：