FPGA/CPLD
chrispauls
这个作者很懒,什么都没留下…
展开
-
Cyclone V SDI II 仿真第一步
1.首先是根据altera官网的ug_sdi_ii手册建立project和example_design.2.启动仿真工具用的Modelsim-Altera. 3.根据手册描述,改变Modelsim-Altera的工作目录到。 sdi_rx_example_design/sdi_ii/simulation/verilog/mentor4.运行如下命令:source run_sim.tclOK.到这原创 2016-11-02 22:17:25 · 1102 阅读 · 0 评论 -
ADALM-PlutoSDR 上手(五)u-boot devices tree分析
在PlutoSDR模块的zynq u-boot阶段的 devices treezynq-pluto-sdr.dts –>zynq-7000.dtsi –>skeleton.dtsizynq-7000.dtsi/* * Xilinx Zynq 7000 DTSI * Describes the hardware common to all ...原创 2018-07-22 09:51:38 · 1739 阅读 · 1 评论 -
ADALM-PlutoSDR 上手(四)kernel devices tree分析
参考ADI 提供的 linux/arch/arm/boot/dts里面的设备树的include的关系: zynq-pluto-sdr-revb.dts –>zynq-pluto-sdr.dtsi –>zynq.dtsi –>zynq-7000.dtsi 由上面4个文件组成,单个列一下每个文件,方便以后分析: ...原创 2018-07-21 12:50:44 · 2052 阅读 · 0 评论 -
ADALM-PlutoSDR 上手(三) Program Flash
1.在Xilinx SDK创建FSBL工程 2.导入编译好的u-boot.elf文件 3.在SDK下分别在线调试(用JTAG Mode引导)FSBL和u-boot.elf 4.创建BOOT.bin文件 5.Program flash到QSPI flash然后重启由QSPI引导 6.结果跪了,明明提示烧录成功,结果TM的还是原来的代码在跑。 我勒个擦擦擦擦………….....原创 2018-07-18 23:28:18 · 4063 阅读 · 3 评论 -
ADALM-PlutoSDR 上手(二)--Firmware 编译
1.下载plutosdr-fw-master和相关的源码包 2.解压plutosdr-fw-master,把几个源码包解压,放入plutosdr-fw-master目录下的buildroot,hdl,linux,scripts,u-boot-xlnx目录。注意文件夹的名字。 3.参考Readne.md文件顺序执行命令* Build Instructions ```bash ...原创 2018-07-05 09:46:08 · 5348 阅读 · 1 评论 -
ADALM-PLUTO 上手(一) 驱动工具安装和HDL部分
1.工具安装参考[ADALM-PLUTO for End Users]安装驱动和IIO (https://wiki.analog.com/university/tools/pluto/users) 驱动安装不是很顺利win10的禁用了数字签名后串口的驱动还是有点问题,Win7一切都比较顺利。2.资料获取Hardware,firmware,Source,FPG...原创 2018-07-03 22:26:00 · 9690 阅读 · 3 评论 -
Zynq裸跑头文件问题
在ZYNQ的裸跑代码基于C的SDK开发环境,启动SDK环境非常熟悉的Eclipse的开发环境。设置C/C++头文件的路径 第一步: project->Properties 第二步: 之后就可以在.c文件中调用相关头文件了原创 2017-11-11 15:26:44 · 775 阅读 · 0 评论 -
ZYNQ GPIO应用
总结一下zynq的GPIO应用 zynq的GPIO分为PS部分的MIO和PS-PL配合使用的EMIO(用PL端的IO扩展GPIO),由PS调度。这里描述一下这个EMIO的应用。IP的方式扩展IO 在vivado下配置AXI接口的GPIO 这里例化了两组GPIO,一组作为 LED的输出IO,一组作为按键的输入IO,采用中断方式检测电平变化#include <stdio.h>#include <原创 2017-10-05 13:03:11 · 932 阅读 · 0 评论 -
Xilinx SDK文本编辑器行号显示和背景颜色改变
1.显示行号 在文本编辑器空白处右键选择Preferences->General->Editors->Text Editors 如下图 2.设置文本编辑器背景色豆沙绿原创 2017-10-04 20:48:58 · 4878 阅读 · 0 评论 -
FAQ&Tips:Xilinx ISE在Win10下使用的一些问题
FAQ&Tips:Xilinx ISE在Win10下使用的一些问题2016-02-04 15:01:12分享:标签: ISE Win10系统升级了Win10,安装ISE14.7后发现了一些问题,影响了软件的使用,非常不爽,检索了网上的解决信息,尝试了一些方法,基本解决了问题,先总结如下:1.ISE(64bit)软件在转载 2017-01-11 10:35:33 · 3744 阅读 · 0 评论 -
altera Cyclone V再认识
再次来认识一下altera Cyclone V。因为很久没有去捣鼓那块开发板了,很多东西都忘了,再次来看看这个FPGA器件的特性。今天在手册上看到Cyclone V支持热拔插,上电顺序可以是任意的,感觉很强大。因为在了解xilinx的7系列的时候发现7系列的FPGA对上电的顺序都有明确的要求。Cyclone V手册第一卷的Power Management in Cyclone V Devices。原创 2016-10-30 14:13:44 · 8802 阅读 · 1 评论 -
FPGA设计第一步
从初识FPGA到现在,产品上用FPGA设计已经量产大半年了,期间也出过两次问题。中间犯了一些错误,还好都顺利的搞定了。现在基本已经稳定的生产出货了。因为之间做产品设计很多的技术积累都是以文档的形式存入公司的服务器或者我自己的OneNote里面,很长一段时间都没有写博客了。初次设计这个FPGA的方案的时候是2015.08下旬,我刚毕业一个多月,之前几乎没接触过FPGA这方面。我参与的上一个项原创 2016-10-02 16:21:11 · 2171 阅读 · 3 评论 -
Kintex7 FPGA开发板设计
自从Altera被Intel收购后越来越觉得Altera的未来非常的迷茫,Intel收购Altera也不是为了靠FPGA卖钱,后面FPGA可能就只有Xilinx一家独大的局面,并且最近Xilinx 活动非常频繁。在上半年刚刚设计了一块Altera的Cyclone V的开发板,DDR3和SDISERDES还没有调试好,信心也受到了一点打击。最近公司的合作公司也从Altera转战Xilinx了,好像是原创 2016-10-07 13:33:18 · 8500 阅读 · 1 评论 -
FPGA内部pattern生成 仅仅是时序方面
moduleXO2_pattern(input wire reset_n,input wire clk_7425m,output wire pclk,output reg hsync,output reg vsync,outputwire de,原创 2016-10-02 16:37:55 · 991 阅读 · 0 评论 -
ZYNQ 打开UART0和UART1,修改dts
原创 2018-10-20 19:50:12 · 3085 阅读 · 0 评论