PAAG阵列处理器结构与ABI

      PAAG是西安邮电大学ASIC中心提出一种多态阵列处理器体系结构。该多态阵列处理器采用简单的处理器结构和大量的片上存储来降低功耗，并通过一系列设计方法来实现高效低功耗的并行处理。

paag处理器的体系结构

   PAAG阵列机系统由多个处理器簇（cluster）组成，每个簇是由处理单元（PE）组成的一个二维阵列（2Darray），是一种较常见的阵列结构。这种簇结构可以分层次（hierarchical）构成。一个基本簇（base cluster）是１６个处理单元组成的４×４阵列结构，其PAAG阵列处理器的一个基本簇的结构框图如图1所示。处理单元由近邻互联组成二维阵列。

            图1:PAAG系统阵列结构的一个基本簇

   图1中的RC表示行控制器控制该簇中的一行处理器单元（PE）。CC表示列控制器控制该簇中的一列处理器单元（PE）。簇控制器控制行控制器和列控制器，使其整个簇中的处理单元（PE）协调工作。

为了有效地降低功耗，PAAG处理器频率在680MHz以下。这个处理器由一个ALU、一个控制器、一个路由器、四个邻接共享存储、数据存储和指令存储组成，路由器和邻接共享存储用来和其他核通信。其框图如下图2所示。