不积跬步无以至千里，千里之行始于足下！

1 FPGA的集成度比CPLD高，具有更复杂的布线结构和逻辑实现。2CPLD更适合触发器有限而乘积丰富的结构，更适合完成复杂的组合逻辑；FPGA更适合于触发器丰富的结构，适合完成时序逻辑。3cpld连续式布线结构决定了他的时序均匀的可预测的，而fpga的分段式布线结构决定了其延时的不可预测性。cpld比fpga速度快。4在编程上fpga比cpld具有更大的灵活性。cpld通过修改具有固

原文地址：关于FPGA设计16位乘法器的两种算法作者：ChrisChan部分原代码如下：用特权的右移算法虽复杂点，但节省不少LEs，如下图：用左移算法尽管浅显易懂，但因每次都会从最右端移位，会占用更大面积，速度暂不说，如下图：

原文地址：键盘消抖--特权同学代码作者：一只大笨鹅   首先将按键值保存两次，以检验按键值的变化。当按键值变后将计数器置0，否则继续加1。当计数器值等于fffff的时候，说明按键是正常按下的，接着保存两次，检测值的变化。若相应位有变化，则将相应的led控制取反。（好像新的代码中键值只检验了一次，不过找不到新代码了。）`timescale 1ns / 1ps/////////////////

wire表示直通，即只要输入有变化，输出马上无条件地反映；reg表示一定要有触发，输出才会反映输入。wire表示直通，即只要输入有变化，输出马上无条件地反映；reg表示一定要有触发，输出才会反映输入。不指定就默认为1位wire类型。专门指定出wire类型，可能是多位或为使程序易读。wire只能被assign连续赋值，reg只能在initial和always中赋值。wire使用在连续赋值语句中，而