- 博客(5)
- 资源 (1)
- 收藏
- 关注
RSS订阅转载 Quartus prime 16.0 中通过JTAG固化
下载项目sof文件到开发板中，掉电后会消失；由于开发板有JTAG口，则可以用JTAG固化jic文件到EPCS16芯片中。流程1.打开quartus软件并打开convert programming files：如图示：2.首先更改文件类型，这里选择jic文件类型，配置器件选择EPCS16（根据自己板子上是啥选择），再更改输出文件名字：3.点击flash loader，...
2019-04-28 21:13:04
536
转载 VHDL TestBench 测试终止时自动结束仿真——assert方法
VHDL TestBench 测试终止时自动结束仿真——assert方法可在结束仿真位置添加如下代码：assert falsereport "Simulation is finished!"severity Failure;则在Modelsim run -all下自动终止并打印"Simulation is finished!"。...
2019-04-28 20:56:27
2803
转载 FPGA功耗那些事儿（转载）
FPGA功耗那些事儿（转载） 在项目设计初期，基于硬件电源模块的设计考虑，对FPGA设计中的功耗估计是必不可少的。笔者经历过一个项目，整个系统的功耗达到了100w，而单片FPGA的功耗估计得到为20w左右，有点过高了，功耗过高则会造成发热量增大，温度高最常见的问题就是系统重启，另外对FPGA内部的时序也不利，导致可靠性下降。其它硬件电路的功耗是固定的，只有FPGA的功耗有优化的余地，因此硬件...
2019-04-02 14:18:02
756
转载 FPGA问题
异步FIFO中为什么使用格雷码做设计？项目中最难的地方在哪儿，怎么解决的？功耗怎么控制，FPGA的功耗主要出自哪儿？详细解释在实际工作中遇到的时序问题，并说出解决办法...
2019-04-01 11:22:17
272
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人