Verilog语言
jieniyimiao
真的英雄,在于,以脆弱的凡人之躯,而具有神性的不可战胜。
展开
-
verilog版插值
开发环境:IDE:LIBERO 9.0(ACTEL公司的)芯片:AFS600 (BGA256),是混合系列的FPGA仿真软件:modelsim atcel 6.5d综合软件:synplify pro D-2009.12A周末无聊,复习一下VERILOG参考大学写的一段图像插值的C程序写的,先看看这个简单的插值C函数,水平很烂,别见笑:YBYTE转载 2014-06-28 14:25:42 · 5486 阅读 · 0 评论 -
乘法器的Verilog HDL实现
原文链接:http://www.cnblogs.com/shengansong/archive/2011/05/23/2054401.html1. 串行乘法器 两个N位二进制数x、y的乘积用简单的方法计算就是利用移位操作来实现。module multi_CX(clk, x, y, result); input clk; input [7:0]原创 2014-10-26 20:33:32 · 5140 阅读 · 0 评论 -
booth乘法器原理
在微处理器芯片中,乘法器是进行数字信号处理的核心,同时也是微处理器中进行数据处理的关键部件。乘法器完成一次操作的周期基本上决定了微处理器的主频。乘法器的速度和面积优化对于整个CPU的性能来说是非常重要的。为了加快乘法器的执行速度,减少乘法器的面积,有必要对乘法器的算法、结构及电路的具体实现做深入的研究。 Booth算法与乘法器的一般结构乘法器工作的基本原理是首先生成部分积,再将这些部分积相加原创 2014-10-18 21:40:32 · 11339 阅读 · 0 评论