借你一秒

沉心静气,平常心,做好小事方成大事。

乘法器的Verilog HDL实现

原文链接:http://www.cnblogs.com/shengansong/archive/2011/05/23/2054401.html 1. 串行乘法器  两个N位二进制数x、y的乘积用简单的方法计算就是利用移位操作来实现。 module multi_CX(clk, ...

2014-10-26 20:33:32

阅读数 2498

评论数 0

booth乘法器原理

在微处理器芯片中,乘法器是进行数字信号处理的核心,同时也是微处理器中进行数据处理的关键部件。乘法器完成一次操作的周期基本上决定了微处理器的主频。乘法器的速度和面积优化对于整个CPU的性能来说是非常重要的。为了加快乘法器的执行速度,减少乘法器的面积,有必要对乘法器的算法、结构及电路的具体实现做深入的...

2014-10-18 21:40:32

阅读数 6653

评论数 0

verilog版插值

开发环境: IDE:LIBERO 9.0(ACTEL公司的) 芯片:AFS600 (BGA256),是混合系列的FPGA 仿真软件:modelsim atcel 6.5d 综合软件:synplify pro D-2009.12A 周末无聊,复习一下VERILOG 参考大学写的一段图...

2014-06-28 14:25:42

阅读数 2043

评论数 0

提示
确定要删除当前文章?
取消 删除