自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(12)
  • 资源 (3)
  • 收藏
  • 关注

原创 python 可变参数传输

其中 *kwargs 代表传入是数据是长度可变序列,如 tuple 、list 等测试当函数调用时不加 * 则传入参数需要至少2个,并且数据会被当做一个整体输入,当加 *时数据会整体替换掉 *kwargs。

2023-07-21 17:38:11 261

原创 最好的独热码与二进制转换

最好的独热码与二进制转换方法

2023-01-05 16:17:35 3389 6

原创 OpenMPSI--CPU架构

前言最近研读《自己动手写CPU》,发现很多模块的加入,使得整个工程变得非常奇怪,让人不能理解为什么这样设计,现在我将重新构建整个工程,实现更加快速理解,原书籍使用Verilog代码编写,为了避免抄袭,我使用VHDL重新构建代码。部分模块当前不需要使用,我将会将之去除, 在后续文章中加入一、OpenMIP教学版介绍本书中需要一个或操作,采用三级流水,在加入回写操作,其中访存在目前工程中不能感觉到有什么作用,将之去掉。总结说明下四级整数流水线,分别是:取指、译码、执行、回写。哈佛结构,分开的指令

2021-07-21 11:52:08 270 1

原创 Warning (14284): Synthesized away the following node(s):

项目场景:提示:在fpga芯片内搭建解调算法,算法中会使用rom存放参数,然后在顶层例化两次问题描述:编译后出现Warning (14284): Synthesized away the following node(s):错误原因分析:重新构建模块,使用一个rom对两个解调模块传入参数,发现错误报告消失了,但是资源使用并没有改变修改前修改后这样说明,是由于编译器自身原因导致,其中一个rom被优化,所以出现这样错误。...

2021-05-25 10:43:07 2349 1

转载 generate语句块的讲解

https://www.cnblogs.com/mengyi1989/p/11521058.html转载

2021-05-19 15:25:59 1138

原创 Verilog Verification

Verilog Verification文章目录Verilog Verification前言一、线性 Testbench二、文件导入1.从txt中导入1.从.v文件中导入三、测试模块中状态机编写三、Task and Function总结前言没有前言一、线性 Testbenchinitial begin # 10 a = 0; b = 0 ; c = 0; # 10 a = 0; b = 0 ; c = 1; # 10 a = 0; b = 1 ; c = 0; # 10 a = 0;

2021-05-19 15:25:06 268

转载 modelsim独立仿真教程

一.GUI界面的仿真步骤1.首先把你需要仿真的设计文本和仿真文本全部放在同一个文件夹下面,注意,文件夹路径不能包含中文。我的设计文件:counter.v`timescale 1ns / 1nsmodule counter (count, clk, reset);output [7:0] count;input clk, reset;reg [7:0] count;parameter tpd_reset_to_count = 3;parameter tpd_clk_to_count =

2021-03-26 17:13:24 3379 1

原创 FIFO IP核使用感受

FIFO IP核使用感受创建IP核写入开始写入结束读取开始读取结束**欢迎自行测试**创建IP核本次实验创建了一个8位输入 4位输出的IP核心,并将IP核心所有信号都进行添加先进行前仿真,写入时钟为读取时钟的两倍写入开始第1个 wclk 上升沿,wrreq <= 1;第2个 wclk 上升沿,当 wrreq 置 1,此时写入送入到 data 端口的数据,此时写入值为 8’h12 ,写入过程发生在上升沿第3个 wclk 上升沿, wrempty 置 0,同时 wrusedw

2020-10-24 18:37:57 338

原创 FPGA DS18B20驱动

#FPGA DS18B20驱动#好用的话点个赞/*============================================================================** LOGIC CORE: DS18B20温度采集程序 * MODULE NAME: DS18B20()* COMPANY: * author: LLW* Website: * REVISION HISTOR

2020-07-12 15:46:28 683 11

原创 Quartus II无法打开

Quartus II无法打开在2020年6月16日左右出现quartus ii无法打开,如果你有安装360那么这篇文章可以帮助到你打开工程或程序出现如下图片错误提示@[TOC](这里写自定义其他杀毒软件类似将ALTER目录添加到白名单找到电脑上装的360安全卫士,双击打开之后选择木马查杀3. 在木马查杀里选择左下角的信任区4. 点击信任区,添加右下角的添加信任目录5. 之后通过文件目录找到要添加到白名单的目录我的目录为D:\altera6. 最后点击确认即可将目录添加到

2020-06-25 21:12:15 9939

原创 ltspice仿真BUG

ltspice仿真BUG仿真电路图对于激励信号的的探测对于输出电感前仿真**这是什么鬼仿真软件**仿真电路图对于ADA4537进行仿真对于激励信号的的探测对于输出电感前仿真这是什么鬼仿真软件

2020-05-29 19:14:59 978

原创 modelsim-alter ERROR

quartus 2 13.0使用记录modelsim-alter 仿真时出现# ERROR: No extended dataflow license existsView ——>dataflow 取消显示testbench编写的monitor和monitor和monitor和display函数无法在models-alter仿真中无法使用,但波形正常显示重装系统,重装软...

2019-05-30 19:51:14 1960 1

IEEE Standard for SystemVerilog

1800-2017

2021-06-03

IEEE Standard for Verilog

1364-2005

2021-06-03

IEEE Standard for VHDL

1076-2019

2021-06-03

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除