杰理之系统频率配置【篇】

最新推荐文章于 2024-06-17 08:47:23 发布

Rambo-Lamborghini

最新推荐文章于 2024-06-17 08:47:23 发布

阅读量448

点赞数

文章标签：单片机 stm32 硬件工程

本文链接：https://blog.csdn.net/u013820168/article/details/124602075

版权

这篇博客详细介绍了嵌入式系统中关于时钟的配置，包括OSC0、OSC1、OSC_RTC和HTC的选择，以及不同工作模式下的系统时钟频率设置。在过度时钟模式下，SYS_CLK提升至396MHz，高速和低速总线的时钟分频系数相应调整。而在正常模式下，SYS_CLK设为320MHz，低速总线时钟分频系数加倍。这些配置对于系统性能和能耗管理至关重要。

摘要由CSDN通过智能技术生成

OSC=OSC0; [OSC0|OSC1|OSC_RTC|HTC]
OSC_FREQ=24MHz;
OSC_HC_EN=0;
OSC_1PIN_EN=0;
#if defined CONFIG_OVERCLOCKING_ENABLE
SYS_CLK=396MHz; [320M 240M 192M 160M 120M 96M 48M 24M 40M 24M，当SYS_CLK为其他值时sdram时钟跟随系统时钟]
HSB_DIV=1; [高速总线时钟分频系数 HSB_DIV+1]
LSB_DIV=1; [低速总线时钟分频系数 LSB_DIV+1]
#else
SYS_CLK=320MHz; [320M 240M 192M 160M 120M 96M 48M 24M 40M 24M，当SYS_CLK为其他值时sdram时钟跟随系统时钟]
HSB_DIV=1; [高速总线时钟分频系数 HSB_DIV+1]
LSB_DIV=2; [低速总线时钟分频系数 LSB_DIV+1]
#endif