杰理之IIS(ALNK)【篇】

IIS0和IIS1是两个互相独立的模块，每个模块具有四个独立的通道CH0~CH3，都可设为输入或输出，但同一模块的同一通道使用时不能同时设置为输出和输入。四个通道共用MCLK/LRCK/SCLK信号

SCLK，叫做串行时钟，也叫位时钟（BCLK），用于每一位数据传输的同步，SCLK的频率=2×采样频率×64或32。LRCK，帧时钟，也叫作WS，用于左右声道数据的区分，如高电平表示右声道数据，低电平表示左声道数据，其频率等于设置的采样频率

MCLK、SCLK和LRCK由主机提供给从机，当从机自带晶振时可不需由主机提供MCLK

测试时请保证通道数、采样率、位宽的设置是否正确，IO口不要被占用