验证学习规划0613

数电和verilog在10周内 穿插学习

Verilog 50%书本内容

1. 基础知识2.1-2.4：关键字，数据类型，运算符，模块
2. 程序设计语句和描述方式：3.1数据流建模 3.2行为级建模 行为语句 条件语句 3.3.1模块级建模
3. 设计方法4.1-4.4：组合电路，时序电路，状态机
4. testbench编写：5.1-5.6，5.9
5. 程序设计举例

数电 35%书本内容

1. 基础：数制和编码，逻辑代数和运算，逻辑函数和表示方法（真值表，卡诺图...）
2. 逻辑门电路：2.7正负逻辑门电路
3. 组合逻辑电路：3.4竞争冒险 3.5看verilog设计；逻辑抽象->正值表->逻辑化简（卡诺图）->逻辑表达式->逻辑图
4. 触发器：了解触发器的演进4.5边沿触发器-->D触发器
5. 时序逻辑电路：同步时序电路设计5.3

SV 2.1

1. 数据类型，过程块和方法，设计例化和连接
2. 接口，采样和驱动，测试的开始和结束，调试方法
3. 验证环境构建：类和对象
4. 随机约束和分布（激励）： 按照一定的协议即约束；数组约束（类和约束是SV精髓）
5. 线程的使用和控制
6. 覆盖率：更宏观
7. 类的第三个要素，对象拷贝，回调函数

UVM 2.2

1. 核心机制：类库地图（用到30%），工厂机制，覆盖方法，核心
2. 组件结构和环境构建
3. TLM通信
4. 激励的组织和传输机制
5. 寄存器模型组织及应用

验证流程管理2.4

1. DVT eclipse集成开发环境：查询，重构
2. CDV覆盖率驱动验证：CDV验证计划表格，TCL基础（95%人员使用，可跨平台），questasim仿真命令
3. 自动化流程辅助实现
4. 验证回归管理

虚拟项目2.5