- 博客(4)
- 问答 (1)
- 收藏
- 关注
原创 使用 Verilator 进行 Verilog Lint
最近 发现vverilog代码的lint检查用vcs做的不是太好,而verilator的lint功能非常强大,甚至比vcs 还要好,当然也许是vcs lint设置不熟练?
2024-06-25 16:26:29 1178
原创 MAKFILE 的target中写ifeq
由于工程可配置度高,想在makefile的target中用条件判断来决定使用哪个ld文件。但不知语法如何。
2024-06-12 10:18:29 351
空空如也
如何调整vmware centos虚拟机根分区和swap分区大小
2023-08-07
TA创建的收藏夹 TA关注的收藏夹
TA关注的人