低功耗 C674x 浮点 DSP

本文链接：https://blog.csdn.net/u014084826/article/details/142859923

TMS320C6746EZCE3
TMS320C6746EZCEA3
TMS320C6746EZWT3
TMS320C6746EZWTA3
TMS320C6746EZCED4
TMS320C6746EZWT4
TMS320C6746EZWTD4
——明佳达

封装

NFBGA-361

描述

TMS320C6746是一款低功耗 C674x 浮点 DSP，具有高达 456MHz的内核，可提供浮点工作能力以及能实现更高性能的定点工作能力。

凭借这款器件，原始设备制造商 (OEM) 和原始设计制造商 (ODM) 能够充分利用全集成混合处理器解决方案的灵活性，迅速将兼具稳健操作系统、丰富用户接口和高处理器性能的器件推向市场。

该器件的 DSP 内核采用基于 2 级缓存的架构。第 1 级程序缓存 (L1P) 是一个32KB 的直接映射缓存，第 1 级数据缓存 (L1D) 是一个 32KB 的 2 路组相连缓存。第 2 级程序缓存 (L2P) 包含 256KB 的存储空间，由程序空间和数据空间共享。L2 存储器可配置为映射存储器、缓存或二者的组合。系统内的其他主机可以访问 DSP L2。

外设集包括：1 个具有管理数据输入/输出模块 (MDIO) 的 10Mbps/100Mbps 以太网介质访问控制器 (EMAC)；1 个 USB2.0 OTG 接口；2 个 I2C 总线接口；1 个具有 16 个串行器和 FIFO 缓冲器的多通道音频串行端口 (McASP)；2 个具有 FIFO 缓冲器的多通道缓冲串行端口 (McBSP)；2 个支持多片选的串行外设接口 (SPI)；4 个可配置的 64 位通用定时器（其中一个可配置为看门狗）；1 个可配置的 16 位主机端口接口 (HPI)；多达 9 组通用输入/输出 (GPIO) 引脚（每组包含 16 个引脚，每个引脚均支持可编程的中断和事件生成模式，并且支持与其他外设复用）；3 个 UART 接口（均支持 RTS 和 CTS）；2 个增强型高分辨率脉宽调制器 (eHRPWM) 外设；3 个 32 位增强型捕捉 (eCAP) 模块外设（可配置为 3 个捕捉输入或 3 个 APWM 输出）；2 个外部存储器接口（一个是用于慢速存储器或外设的异步 SDRAM 外部存储器接口 (EMIFA)，另一个是高速 DDR2/移动 DDR 控制器）。

框图

应用

• 验钞
• 生物特征识别
• 机器视觉（低端）

特性

375MHz 和 456MHz C674x 定点和浮点超长指令字 (VLIW) 数字信号处理器 (DSP)
C674x 指令集特性
C67x+ 和 C64x+ ISA 的超集
高达 3648 MIPS 和 2746 MFLOPS
可按字节寻址（8 位、16 位、32 位和 64 位数据）
8 位溢出保护
位域提取、设定、清空
正常化、饱和、位计数
紧凑 16 位指令
C674x 二级缓存架构
32KB 的 L1P 程序 RAM/缓存
32KB 的 L1D 数据 RAM/缓存
256KB 的 L2 统一映射 RAM/缓存
灵活 RAM/缓存分区（L1 和 L2）
增强型直接存储器访问控制器 3 (EDMA3)：
2 个通道控制器
3 个传输控制器
64 个独立 DMA 通道
16 个快速 DMA 通道
可编程传输突发尺寸
TMS320C674x 浮点 VLIW DSP 内核
具备非对齐支持的 Load-Store 架构
64 个通用寄存器（32 位）
6 个 ALU（32 位和 40 位）功能单元
支持 32 位整型，SP（IEEE 单精度/32 位）和 DP（IEEE 双精度/64 位）浮点数
每个时钟支持多达 4 次 SP 加法，每 2 个时钟支持多达 4 次 DP 加法
每个周期支持多达 2 次浮点数（SP 或 DP）倒数逼近 (RCPxP) 和平方根倒数逼近 (RSQRxP) 运算
2 个乘法功能单元：
混合精度 IEEE 浮点乘法支持高达：
每时钟 2 次 SP × SP → SP 运算
每 2 个时钟 2 次 SP × SP → DP 运算
每 3 个时钟 2 次 SP × DP → DP 运算
每 4 个时钟 2 次 DP × DP → DP 运算
定点乘法每个时钟周期支持 2 次 32 × 32 位乘法、4 次 16 × 16 位乘法或 8 次 8 × 8 位乘法，而且还支持复杂的乘法
指令压缩减少代码尺寸
所有指令所需条件
取模循环运算的硬件支持
受保护模式运行
对于错误检测和程序重定向的额外支持
软件支持
TI DSPBIOS™
芯片支持库和 DSP 库
1.8V 或 3.3V LVCMOS I/O（USB 和 DDR2 接口除外）
2 个外部存储器接口：
EMIFA
NOR（8 位宽或 16 位宽数据）
NAND（8 位宽或 16 位宽数据）
具有 128MB 地址空间的 16 位 SDRAM
DDR2/移动 DDR 存储器控制器，有以下两种选项：
具有 256MB 地址空间的 16 位 DDR2 SDRAM
具有 256MB 地址空间的 16 位 mDDR SDRAM
3 个可配置的 16550 型 UART 模块：
含调制解调器控制信号
16 字节 FIFO
16x 或 13x 过采样选项
2 个串行外设接口 (SPI)，每个接口都有多个芯片选择
2 个多媒体卡 (MMC)/安全数字 (SD) 卡接口，具有安全数据 I/O (SDIO) 接口
2 个主/从内部集成电路
(I2C Bus™)
1 个主机端口接口 (HPI)，通过 16 位宽的多路复用地址和数据总线实现高带宽
可编程实时单元子系统 (PRUSS)
2 个独立的可编程实时单元 (PRU) 内核
32 位 Load-Store 精简指令集计算机 (RISC) 架构
每个内核 4KB 的指令 RAM
每个内核 512 字节的数据 RAM
可通过软件禁用 PRUSS 以实现节能
除了 PRU 内核的正常 R31 输出，还会从子系统中导出每个 PRU 的寄存器 30。
标准的电源管理机制
时钟选通
在一个单一 PSC 时钟选通域下的完整子系统
专用中断控制器
专用开关中心源
具有集成型 PHY 的 USB 2.0 OTG 端口 (USB0)
USB 2.0 高速和全速客户端
USB 2.0 高速、全速和低速主机
端点 0（控制）
端点 1、2、3 和 4（控制、批量、中断或 ISOC）RX 和 TX
1 个多通道音频串行端口 (McASP)：
2 个时钟域和 16 个串行数据引脚
支持时分复用 (TDM)，I2S，和相似格式
支持动态互联网技术 (DIT)
用于发送和接收的 FIFO 缓冲器
2 个多通道缓冲串行端口 (McBSP)：
支持 TDM，I2S，和相似格式
AC97 音频编解码器接口
电信接口（ST 总线，H100）
128 通道时分复用 (TDM)
用于发送和接收的 FIFO 缓冲器
10/100Mbps 以太网 MAC (EMAC)：
符合 IEEE 802.3 标准
MII 介质独立接口
RMII 简化的介质独立接口
管理数据 I/O (MDIO) 模块
视频端口接口 (VPIF)：
2 个 8 位 SD (BT.656)、单个 16 位或单个原始（8 位、10 位和 12 位）视频捕捉通道
2 个 8 位 SD (BT.656)、单个 16 位视频显示通道
通用并行端口 (uPP)：
到现场可编门阵列 (FPGA) 和数据转换器的高速并行接口
两个通道的数据宽度为 8 位至 16 位（包括 8 位和 16 位）
单倍数据速率或双倍数据速率传输
支持具有 START、ENABLE 和 WAIT（开始、使能和等待）控制的多个接口
具有 32kHz 振荡器和独立电源轨的实时时钟 (RTC)
3 个 64 位通用定时器（每一个可配置为 2 个 32 位定时器）
1 个 64 位通用定时器或看门狗定时器（可配置为 2 个 32 位定时器）
2 个增强的高分辨率脉宽调制器 (eHRPWM)：
具有周期和频率控制的专用 16 位时基计数器
6 个单边沿输出、6 个双边沿对称输出或 3 个双边沿非对称输出
死区生成
高频载波实现的脉宽调制 (PWM) 斩波
触发区输入
3 个 32 位增强型捕捉 (eCAP) 模块：
可配置为 3 个捕捉输入或 3 个辅助脉宽调制器 (APWM) 输出
多达 4 个事件时间戳的单脉冲捕捉
封装：
361 焊球无铅塑封球栅阵列 (PBGA) [ZCE 后缀]、0.65mm 焊球间距
361 焊球无铅 PBGA [ZWT 后缀]、
0.80mm 焊球间距
商业级、扩展级或工业级温度