- 博客(1)
- 资源 (5)
- 收藏
- 关注
原创 深入理解Verilog HDL中阻塞和非阻塞赋值的不同
一、概述:1、阻塞赋值对应的电路往往与触发沿没有关系,只与输入电平的变化有关系。阻塞赋值符号: = 2 非阻塞赋值对应的电路结构往往与触发沿有关系,只有在触发沿时才有可能发生赋值的情况。非阻塞赋值符号: 二、阻塞赋值和非阻塞赋值阻塞(Blocking)赋值方式 “= ”, 如b = a;赋值语句执行完后,块才结束。b的值在赋值语句执行完后立刻就改变的。
2017-12-04 12:57:39 2486
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人