u132145646的博客

原创 OrCAD Capture 17.4 show footprint功能无法找到路径

OrCAD Capture 17.4 show footprint功能无法找到路径_orcad 17.4设置footprint路径-CSDN博客

原创 Cadence的orCAD下批量修改器件封装

Cadence的orCAD下批量修改器件封装_cadence批量修改封装-CSDN博客

原创 【119_PCB】阻抗匹配

阻抗匹配指通过调整输入阻抗和输出阻抗来使得电子器件满足一定条件，通常该条件是使得系统传输功率最大或者使得信号反射最小。例如，在无线传输系统中需要匹配射频发射设备和接受天线的阻抗以此来实现传输功率最大化。

原创 新建PCB+导入网表+元器件快速导入PCB_allegro怎么导入dra

Allegro学习笔记---2.新建PCB+导入网表+元器件快速导入PCB_allegro怎么导入dra-CSDN博客

原创 cadence 批量一次性修改title 页码标题等

cadence 批量一次性修改title 页码标题等_cadence页码更新-CSDN博客

原创 Orcad cadence 原理图 多页导出 pdf

无法打印的 ，要注意，一定要选择XPS。

原创 DC-DC输出过冲原因及改善措施

转载 【硬件】超全讲解I2C的上拉电阻，都在这了

此处以LED举例：假设LED的压降是1.7V，需要高于1.7V的电压才能使LED导通，但是电流必须在LED的限定值以内。所以，我们将I2C设备接到5V系统的电路中时，SDA和SCL的电压高于3.5V时被识别为“高电平”，低于1.5V时被识别为“低电平”。在I2C 的电路中，I2C设备（芯片）的 SCL 和 SDA 的内部电路是“开漏”的，这意味着它们可以吸收电流，但无法提供电流。在I2C 的电路中，I2C设备（芯片）的 SCL 和 SDA 的内部电路是“开漏”的，这意味着它们可以吸收电流，但无法提供电流。

原创 cadence 绘制原理图，网络连接 ，添加封装

在使能之前需要先按照下图所示，把原理图中的sheet（页码）情况按实际情况改掉。在allegro中是首先生成网表，随后在pcb editor里面再导入封装库的。然而AD可以在封装管理器中管理封装，在没有PCB的情况下就可以一步到位。2.在pcb editor中添加封装库，随后封装库与封装名称自动匹配。这些都是在绘制原理图时可能会用到的快捷键，提升绘图的效率，相关的逻辑和其他主流绘图软件基本一致。每一个需要在两张原理图之间进行网络连接的引脚都需要按下图所示的格式在图纸中绘制出来。

原创 当两个模块电平不一样，且需要通信时，一定要用电平转换电路​

不同电平IO之间通讯方法

原创 Candence 将别人的库提取到自己的工程中

我们可以打开原厂的参考设计图纸，直接复制该元件到我们的原理图中就好了，或者，我们可以一劳永逸，将该元件的symbol保存的我们的library中，方便我们以后项目中调用。我们在画原理图时，经常会遇到管脚非常多的IC，如果自己去画原理图Symbol那是一件非常痛苦的事情，怎样去偷懒？以RK3568工程为例，打开官方的reference 设计 右键Design Cache>>COPY。再将其复制到自己的工程中，就实现了将别人的库变成自己的。省去大量自己建库的时间。

原创 Candence 17.2 软件学习笔记

元件库是可以复用的，也就是我们不需要每次设计电路板的时候都重新设计元件，我们可以使用以前的自己画的，或者是其他人的。但是绘制元件这个操作是我们必须学会的，也是必须掌握的，因为芯片的类型是无穷无尽的，如果我们遇到一个全新的芯片，我们无需到处找别人做好的元件，而是自己绘制。在打开软件前，可以先创建一个工程文件夹，然后在这个工程文件夹里面创建3个文件夹，分别用于存放原理图文件，封装，PCB文件，这是一个好习惯便于管理文件。第三，放置管脚阵列（Pin Array），管脚阵列可以同时放置多个管脚，实现快捷放置。