VisSonicAP

原创 Xilinx Vivado18.3 Modelsim 库编译与仿真

本文档为Modelsim仿真工具的使用说明，主要包含两个关键操作：1）使用Modelsim对多个VHDL/Verilog库进行编译，结果显示各库均无错误但存在少量警告；2）配置说明要求将vivado_lib中的modelsim.ini库文件复制到Modelsim根目录下，并注意去除只读属性。文档采用表格形式详细列出了所有编译通过的库文件及其版本信息。

原创 可视化超声RF数据采集系统实时数据采集二

摘要：基于Matlab Appdesigner开发的界面实现了超声板卡数据的实时采集，完整覆盖从ADC原始数据到包络数据的全信号链处理过程。该系统提供了一个便捷的可视化平台，支持超声信号的实时采集与处理。

原创 可视化超声RF数据采集系统

摘要：本文介绍了一套高性能超声RF数据采集与成像系统，具有全探头兼容性、原始RF数据采集和实时处理能力。系统采用模块化设计，支持多种探头类型，并通过FPGA/CPU/GPU混合架构实现高速处理。功能包括硬件参数控制、多通道同步采集，以及A/B模式成像等基础功能，同时提供数字波束合成等高级处理算法。该系统适用于新型换能器验证、算法开发等科研场景，也可作为工程开发平台。配套的VisualSonic软件基于Matlab实现实时数据采集与可视化。

原创 Vivado 2015在WIN11电脑综合一直卡在Translating synthesized netlist不动。

摘要：用户将电脑升级至i9处理器并安装Win11系统后，运行原有工程时出现卡顿问题。起初怀疑是综合时间过长，但经过整夜运行后问题仍未解决。该情况表明新系统可能存在兼容性或性能优化问题，需要进一步排查具体原因。

原创 69583 - Vivado 约束 - create_clock/create_generated_clock 主答复记录

本文档汇总了Vivado工具中关于create_clock和create_generated_clock约束的常见问题与解决方案，包括时钟定义、覆盖冲突、收发器时钟约束等典型场景，同时提供了错误警告（如CRITICAL WARNING）的处理方法，以及生成时钟参数设置、重命名等操作指南，帮助用户正确配置时序约束。文档通过多个答复记录详细解答了时钟约束相关的各类疑问，是Vivado时序约束的实用参考手册。

转载 [转]HMAC：理解其原理和计算过程

HMAC是一种基于哈希函数的消息认证码算法，用于验证数据完整性和真实性。它结合哈希算法与密钥生成认证码，防止数据篡改，广泛应用于TLS、IPSec等网络协议及API认证。本文将解析HMAC原理，并通过具体计算过程说明其工作机制。

原创 基于tcl脚本构建Xilinx Vivado工程

本文介绍了一个基于Tcl脚本的FPGA工程自动化管理系统，主要包含以下内容： 工程目录结构设计 采用标准化的目录布局，包含脚本、源代码、IP核、约束文件和输出目录 使用"my_fpga_project"作为根目录，包含build.tcl等主控脚本 IP核管理方案 提供完整的IP脚本生成函数generate_all_ip_scripts 支持自动查找和复制.xci文件 包含错误处理和状态报告机制 工程自动化构建流程 包含工程创建、文件添加、IP重建等完整流程 支持自动检测和设置顶层模块 提

原创 阿里云SVN服务器搭建出现svn log messages no date

摘要：针对SVN服务器上传后日志无日期的问题，通过修改conf文件的anon-access属性为none，解决了svnlogmessagesnodate错误。具体步骤包括：1）本地创建文件夹并上传至阿里云SVN；2）调整配置文件权限后更新，确保日志日期正常显示。参考CSDN博客提供的两种解决方案，验证了权限配置对日志功能的影响。

原创 Altera Quartus17.1 Modelsim 库编译与仿真

将上述库信息，更新到安装目录下的modelsim.ini文件，重启modelsim，可看到库文件已经映射到工具中。

原创 Zynq低成本产品方案验证板

1 Zynq7010 或 Zynq 7020；11 LED & 按键 & 串口屏；10 FT2232H在线下载器；5 5G WIFI，AP模式；7 USB Host接口；4 PS测千兆以太网；9 LVDS差分对若干；

原创 Vivado ILA数据导出MATLAB分析

有时候在系统调试时，数据在VIVADO窗口获取的信息有限，可结合MATLAB对已捕获的数据进行分析处理。

原创 Lattice CrossLink-NX器件

—2.5 Gbps硬核MIPI D-PHY、5 Gbps PCIe、1.5 Gbps可编程IO、1066 Mbps DDR3。支持LVDS、subLVDS、OpenLDI (OLDI)、SGMII。FPGA架构可实现信号聚合、复制和拆分。——结合了28 nm FD-SOI技术和优化的FPGA架构，减少了100倍的软错误率，与同行相比功耗降低达75%，采用小尺寸封装，最小仅为4 mm x 4 mm。——高存储与逻辑单元比，每逻辑单元高达170 bit，加速AI推理。

原创 Lattice Radiant FPGA位流固化

Lattice Radiant FPGA位流固化。

原创 Lattice Radiant & Propel Builder & Propel 2024.1 安装

因项目需要，对Lattice 器件LIFCL-40 CrossLink进行评估。

原创 基于Zynq SDIO WiFi移植三(支持2.4/5G)

1 手机连接需要三次，三次都需要输入密码；2 平板连接需要三次，三次都需要输入密码；3 电脑连接需要一次，无感；

原创 基于Zynq SDIO WiFi移植二(支持2.4/5G)

经过编译，将移植好的uboot、kernel、rootFS、ramdisk等烧录到Flash中，上电启动，在log中，可看到sdio设备。找到WIFI SSID，连接网络。

原创 基于Zynq SDIO WiFi移植一(支持2.4/5G)

基于SDIO接口的WIFI，在应用上，功耗低于USB接口，且无须USB Device支持，满足某些应用场景。

转载 ZYNQ AXI-DMA Linux Cache 一致

​​​​​​​​​​​​​​ZYNQ AXI-DMA Linux Cache 一致_zynq linux axi-CSDN博客

转载 Zynq Cache问题的解决方法

PS和PL都在独立运行，PS通过DDR控制器来对DDR存储器进行访问，为了加速，常常将一些数据缓存（Cache），而且不是针对一个数据缓存，而是针对一批（Xilinx称为一行，即Line，一行长度为32）。其参数为：第一个参数是device结构体，第二个参数为DMA的实际地址，需要通过虚拟地址到实际地址的映射才能实现（这是Linux的本身特点），第三个参数为方向，可以选择DMA_TO_DEVICE或 DMA_FROM_DEVICE（需要包含头文件#include ）。//将DDR内容拉进Cache。

原创 jffs2_scan_eraseblock()问题解决办法

原因：flash在烧写之前，并未擦除干净flash上的数据，导致脏内存出现。

原创 Beyond Compare使用许可 记录

Beyond Compare使用许可，可参考。

原创 基于Zynq SOC器件TCF编译及其使用

PetaLinux对TCF的支持力度比较好，如果系统设计到kernel更改，相应的驱动等都需要再次编译，因此对于系统的维护和稳定性都造成很大的影响。因此，本文将介绍，在不更改Kernel(非PetaLinux)的情况下，实现TCF功能，方便上软件人员通过网口进行软件调试。将待运行的elf文件上传至单板，文件夹随便，用户可以根据需求定，在此演示，我们采用/root目录。在线调试，可以单步单步调试，如下所示，演示完毕！编译好的agent，可直接拷贝到文件系统使用！内核和文件系统(Update)详见附件！

原创 Win11使用相关记录

最近新装了一台电脑，WIN11，使用上非常不习惯，遇到的一些问题（技巧）的相关记录。

原创 libmwlmgrimpl.dll文件路径

libmwlmgrimpl.dll文件替换路径。

原创 Matlab Appdesigner智能硬件之Ethernet接口GUI

Matlab Appdesigner智能硬件之Ethernet接口GUI。

原创 Matlab Appdesigner智能硬件之UART接口GUI

Matlab Appdesigner智能硬件之UART接口GUI。

原创 Matlab Appdesigner智能硬件之USB接口GUI

Matlab Appdesigner智能硬件之USB接口GUI。

原创 MATLAB Appdesigner发布独立运行缺mclmcrrt9_13.dll问题解决方法

通过app designer 发布的程序，在脱离MATLAB 2022b环境下运行，可能会出现却dll的问题，可通过软件MATLAB官网下载runtime所需库。

原创 Field II学习&&应用笔记2-B模仿真

修改Field ii运行目录。

原创 Field II学习&&应用笔记1-CFM仿真

下载CFM相关源码，修改field.m文件，设置运行环境在CFM文件夹目录建立sim_flow及其sim_bmd文件夹，可按照下述步骤进行实现全部过程。

原创 FPGA IP 之 USB 3.0(CY3014)接口

基于CY3014+X平台，实现USB 3.0接口数据采集，包含下述功能。2 PC批量下发数据 OUT；3 PC批量上传数据 IN；6 MATLAB上位机；1 寄存器的读写操作；

原创 FPGA IP 之 USB 2.0(CY68013A)接口

基于CY68013A+X平台，实现USB 2.0接口数据采集，包含下述功能。2 PC批量下发数据 OUT；3 PC批量上传数据 IN；1 寄存器的读写操作；

原创 Field II学习&&应用笔记0-初步环境

根据不同的系统和版本下载不同的压缩包，添加路径。将弹出Field ii 软件图像。运行field_init函数。

原创 Vivado 2018.3 sdk烧写bin文件

在建立FSBL工程后，合并生成Bin文件，在烧写时，在main.c中增加下述代码。选择好生成的BIN文件和FSBL工程elf文件。

转载 医脉神剑之超声成像基础原理（转）