操作系统原理

内存映射I/O(Memory-mapped I/O) ARM

独立端口地址空间叫端口I/O X86

中断服务程序(ISR,Interrupt Service Routine)

设备驱动程序提供中断处理函数(Interrupt Handler)

页目录基地址是物理地址，内核的页目录基址放在全局变量 swapper_pg_dir中，用户进程的页目录基址存放在进程描述符中的pgd中，当前进程的页目录基址会放在cr3寄存器中，mmu通过虚拟地址转物理地址时，会直接访问物理地址上的页目录和页表来进行地址转换。因为直接访问页表或页目录的物理地址比较慢，所以 intel提供了tlb缓存机制。

===============================================================================================================

CPU的一级缓存L1一般用来缓存解码的指令

L2缓存用来缓存主存，命中访问L2缓存大约需要两个时钟周期

机械臂随机移动时间是5-10ms,传输速率是160MB/s

I/O设备=设备控制器+设备本身

CPU=>设备控制器接口=>设备控制器=>设备接口=>设备本身

内存映射IO(memory-mapped IO)

中断服务程序(interrupt service routine)-->中断处理函数(interrupt handler)

中断由CPU外部产生，异常由CPU内部产生，中断产生的原因与当前执行的指令无关，异常的产生则是由于当前执行指令出了问题

所有内核代码的执行都是由中断或异常服务程序开始的

CPU cache

查看cpu信息 cat /proc/cpuinfo

cache分为L1,L2

L1分两种数据缓存（32K）和指令缓存(32K)

L2是数据缓存(4M)

一台机器有几颗CPU->每个颗CPU有几核->每核有几个processor(超线程)

循环的执行时间长短不是由运算次数决定的，而是由访存次数决定的。

信号是进程间通信机制中唯一的异步机制

系统中所有的页框存储在数组mem_map[ ]

物理页在系统中由页框结构struct page描述

内核分配物理页为了尽量减少不连续情况，采用了“伙伴”关系来管理空闲页框

============================================================================================