FPGA
Verdvana
ASIC / FPGA / Hardware
展开
-
基于FPGA的并行排序算法
1.前言        并行排序法的总体思路就是,把每个数都跟其他数比较一下,大于则得一分,然后根据分数大小将输入的数排序。 相较于其他排序法,并行排序只需四个周期就能给他排出来,不过会占用很多资源,用面积换速度。        八个16位数据并行排序RTL图如下: 原创 2019-02-02 23:11:39 · 3025 阅读 · 7 评论 -
固化JIC文件后无法在AS模式下下载程序的解决办法
1.出现的问题 使用DE1-SoC开发时,在某次固化JIC文件到EPCQ后发现无法再次下载SOF或JIC文件。下载时Programmer会显示(Failed),并且无法“Auto Detect”,提示“unable to scan device chain,hardware is not connect”。如图: &nbs...原创 2019-03-08 08:49:56 · 2721 阅读 · 0 评论 -
Quartus Prime 17.0及以上版本编译之后无法打开PLL MegaWizard的解决办法
1.出现的问题 在Quartus Prime 17.0及以上版本中,使用PLL并且编译之后无法再次打开PLL MegaWizard进行PLL参数的修改。 IP Component中能看到PLL,但是打开就是PLL.v的源文件,只能修改一下频率。没法再打开GUI修改界面。2.解决方法...原创 2019-03-18 09:34:36 · 3689 阅读 · 0 评论