PCIe 枚举示例 （Single Root）

最新推荐文章于 2024-04-25 15:04:15 发布
最新推荐文章于 2024-04-25 15:04:15 发布
阅读量3.1k 收藏 26
点赞数 5
分类专栏： PCIe 文章标签： pci-e
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/bryanwang_3099/article/details/115531597
版权

摘要：本文主要是对 Single-Root System 的枚举过程进行分析。


在这里插入图片描述


启动阶段，处理器上的系统软件执行的枚举步骤如下：

  1. 系统软件将 Host/PCI 桥的 Secondary Bus Number 设置为 0，将 Subordinate Bus Number 设置为 255。直到所有的总线都被枚举完成后，再改变这两个值。

Secondary Bus Number: 桥设备（Bridge）下游端口连接的 PCIe 总线号。
Subordinate Bus Number：挂载到桥设备（Bridge）下的最大的 PCIe 总线号。

  1. 从 Device 0 开始，依次尝试读取 Bus 0 上可能存在的 32 个 Device 的 Function 0 的 Vendor ID。如果 Device 0 返回一个合法的 Vendor ID，则证明 Device 0 存在并且包含至少一个 Function。如果返回的 Vendor ID 不合法，则开始尝试 Bus 0 Device 1 Function 0。

一个 Bus 上最多包含 32 个 Device，所以每个 Bus 都需要遍历 Device 0 ~ Device 31。

  1. 在图片事例中，Bus 0 Device 0 Function 0 的 Header Type 寄存器的 Bit[6;0] 位是 0x01，表明该设备是 PCI-to-PCI 桥。Header Type 寄存器的 Bit[7] 是 0，表明该 Device 只包含 1 个 Function。

在这里插入图片描述

  1. 系统软件识别到 Bus 0 Device 0 Function 0 是 PCI-to-PCI 桥后，对它的配置空间寄存器做如下修改：

    • Primary Bus Number Register = 0
    • Secondary Bus Number Register = 1
    • Subordinate Bus Number Register = 255

    配置完成后，这个 PCI-to-PCI 桥就知道它的上游端口直接相连的是 Bus 0，下游端口直接相连的是 Bus 1，并且它的下游端口可以访问的最大的总线号是 255。


  1. PCIe 总线枚举采用的是深度优先（depth-first）算法，因此，完成第 4 步的配置之后，需要先去搜索 Bus 1 上的设备，而不是去搜索 Bus 0 Device 1 Function 0。

  1. 系统软件尝试去读取 Bus 1 Device 0 Function 0 的 Vendor ID。在本例中，Bus 1 Device 0 Function 0 是 C 桥（Bridge C），所以能返回合法的 Vendor ID，表明 Bus 1 Device 0 Function 0 设备存在。

  1. 系统软件读取 Bus 1 Device 0 Function 0 的 Header Type 寄存器，发现 Bit[6:0] = 0x1，表明这是个 PCI-to-PCI 桥；Bit[7] = 0，表明该 Device 只包含 1 个 Function。

  1. 系统软件对 C 桥（Bridge C）的配置空间寄存器进行如下配置：

    • Primary Bus Number Register = 1
    • Secondary Bus Number Register = 2
    • Subordinate Bus Number Register = 255

    配置完成后，这个 PCI-to-PCI 桥就知道它的上游端口直接相连的是 Bus 1，下游端口直接相连的是 Bus 2，并且它的下游端口可以访问的最大的总线号是 255。


  1. 根据深度优先（depth-first）算法，继续读取 Bus 2 Device 0 Function 0 的 Vendor ID。在本例中，Bus 2 Device 0 Function 0 对应的是 D 桥（Bridge D）。

  1. 系统软件会从 Bus 2 Device 0 Function 0 得到合法的 Vendor ID，表明 Bus 2 Device 0 Function 0 存在。

  1. 读取 Bus 2 Device 0 Function 0 的 Header Type 寄存器，发现 Bit[6:0] = 0x1，表明这是个 PCI-to-PCI 桥；Bit[7] = 0，表明该 Device 只包含 1 个 Function。

  1. 系统软件对 D 桥（Bridge D）的配置空间寄存器进行如下配置：
    • Primary Bus Number Register = 2
    • Secondary Bus Number Register = 3
    • Subordinate Bus Number Register = 255

  1. 根据深度优先（depth-first）算法，继续读取 Bus 3 Device 0 Function 0 的 Vendor ID。

  1. 从 Bus 3 Device 0 Function 0 中获取合法的 Vendor ID，表明 Bus 3 Device 0 Function 0 存在。

  1. 读取 Bus 3 Device 0 Function 0 的 Header Type，发现 Bit[6:0] = 0x0，表明 Bus 3 Device 0 Function 0 是个 Endpoint；Bit[7] = 1，表明 Bus 3 Device 0 上包含多个 Function。

  1. 每个 Device 最多允许包含 8 个 Function，所以系统软件会依次尝试读取 Bus 3 Device 0 Function 1 ~ Bus 3 Device 0 Function 7。在本例中，只有 Bus 3 Device 0 Function 1 会返回合法的 Vendor ID，表明 Bus 3 Device 0 Function 1 存在。与此同时，Bus 3 Device 0 Function 1 的 Header Type Bit[6:0] = 0x1，表明这是个 Endpoint。

  1. 系统软件继续尝试读取 Bus 3 Device 1 Function 0 ~ Bus 3 Device 31 Function 的 Vendor ID。在本例中，由于这些设备都不存在，所以得到的 Vendor ID 都是非法的。

  1. 此时，系统软件已经枚举了 D 桥（Bridge D）下的所有设备，能够确认 D 桥（Bridge D）的下游端口（downstream）连接的最大的总线号就是 3。因此，系统软件需要将 D 桥（Bridge D）的 Subordinate Bus Number Register 设置为 3。既然 Bus 3 已经遍历完了，那就需要回退的 Bus 2，开始接着遍历 Bus 2 上的其他 Device 。在本例中，Bus 2 Device 1 Function 0 对应的是 E 桥（Bridge E）。

  1. 从 Bus 2 Device 1 Function 0 中获取合法的 Vendor ID，表明 Bus 2 Device 1 Function 0 存在。

  1. 读取 Bus 2 Device 1 Function 0 的 Header Type，发现 Bit[6:0] = 0x1，表明 Bus 2 Device 1 Function 0 是个 PCI-to-PCI 桥；Bit[7] = 0，表明 Bus 2 Device 1 上只包含 1 个 Function。

  1. 系统软件对 E 桥（Bridge E）的配置空间寄存器进行如下配置：
    • Primary Bus Number Register = 2
    • Secondary Bus Number Register = 4 （E 桥引入了一条新的 Bus）
    • Subordinate Bus Number Register = 255

  1. 根据深度优先算法，尝试读取 Bus 4 Device 0 Function 0 的 Vendor ID。

  1. 从 Bus 4 Device 0 Function 0 中获取合法的 Vendor ID，表明 Bus 4 Device 0 Function 0 存在。

  1. 读取 Bus 4 Device 0 Function 0 的 Header Type，发现 Bit[6:0] = 0x0，表明 Bus 4 Device 0 Function 0 是个 Endpoint；Bit[7] = 0，表明 Bus 4 Device 0 上只包含 1 个 Function。

  1. 继续尝试枚举 Bus 4 上的其他 Device 1 ~ 31，发现都不存在。

  1. 此时，E 桥（Bridge E）下游端口（downstream）Bus 4 上的所有 Device & Function 都枚举完成了，能够确认 E 桥下游端口连接的最大总线号就是 4。因此，系统软件将 E 桥的 Subordinate Bus Number Register 设置为 4。Bus 4 枚举完成之后，再返回 Bus 2 进行枚举，读取 Bus 2 Device 2 Function 的 Vendor ID。在本例中，Bus 2 Device 2~31 Function 0 都不存在，所以返回的都是非法 Vendor ID。

  1. Bus 2 的枚举到此结束，能够确认 C 桥（Bridge C）下游端口（downstream）连接的最大的总线号是 4。因此，系统软件需要将 C 桥（Bridge C）的 Subordinate Bus Number Register 设置为 4。然后，返回 Bus 1，继续枚举下一个 Device（Bus 1 Device 1 Function 0）。在本例中，Bus 1 Device 1~31 Function 0 都不存在，所以返回的都是非法 Vendor ID。

  1. Bus 1 的枚举到此结束，能够确认 A 桥（Bridge A）下游端口（downstream）连接的最大的总线号是 4。因此，系统软件需要将 A 桥（Bridge A）的 Subordinate Bus Number Register 设置为 4。Bus 1 枚举结束后，返回 Bus 0 继续枚举下一个 Device （Device 1）。在本例中，Bus 0 Device 1 Function 0 是一个 PCI-to-PCI 桥。

  1. 像之前的步骤一样，系统软件检测到 Bus 0 Device 1 Function 0 是一个 PCI-to-PCI 桥，于是修改它的配置空间寄存器：
    • Primary Bus Number Register = 0
    • Secondary Bus Number Register = 5
    • Subordinate Bus Number Register = 255

  1. 根据深度优先算法，开始枚举 Bus 5，于是发现了 F 桥。系统软件修改 F 桥的配置空间寄存器：
    • Primary Bus Number Register = 5
    • Secondary Bus Number Register = 6
    • Subordinate Bus Number Register = 255

  1. 根据深度优先算法，开始枚举 Bus 6，于是发现了 G 桥。修改 G 桥的配置空间寄存器：
    • Primary Bus Number Register = 6
    • Secondary Bus Number Register = 7
    • Subordinate Bus Number Register = 255

  1. 根据深度优先算法，开始枚举 Bus 7, 于是发现了 Bus 7 Device 0 Function 0 是一个 Endpoint，并且该 Device 只包含 1 个 Function。到此，Bus 7 枚举结束，需要将 G 桥的 Subordinate Bus Number Register 修改为 7。

  1. Bus 7 枚举完成，返回 Bus 6 继续枚举下一个 Device（Bus 6 Device 1 Function 0），于是发现了 H 桥。修改 H 桥的配置如下：
    • Primary Bus Number Register = 6
    • Secondary Bus Number Register = 8
    • Subordinate Bus Number Register = 255

  1. 根据深度优先算法，开始枚举 Bus 8，于是发现了 J 桥。修改其配置空间寄存器：
    • Primary Bus Number Register = 8
    • Secondary Bus Number Register = 9
    • Subordinate Bus Number Register = 255

  1. 根据深度优先算法，枚举 Bus 9 上的所有 Device & Function，发现没有 Bridge，全是 Endpoint。此时能够确定 J 桥下游端口（downstream）连接的最大总线号是 9。修改 J 桥的 Subordinate Bus Number Register 为 9。返回 Bus 8 继续枚举，发现没有其它 Device & Function 了，所以修改 H 桥的 Subordinate Bus Number Register 为 9 。

  1. Bus 8 枚举完成后，返回 Bus 6 继续枚举下一个 Device（Bus 6 Device 2 Function 0），于是发现了 I 桥。修改 I 桥的配置空间寄存器：
    • Primary Bus Number Register = 6
    • Secondary Bus Number Register = 10
    • Subordinate Bus Number Register = 255

  1. 根据深度优先算法，开始枚举 Bus 10，发现只有一个 Endpoint（Bus 10 Device 0 Function 0）。

  1. Bus 10 枚举完成，修改 I 桥的 Subordinate Bus Number Register 为 10。

  1. 返回 Bus 6，发现没有其它的 Device & Function 了，于是修改 F 桥的 Subordinate Bus Number Register 为 10。

  1. 返回 Bus 5，发现没有其它的 Device & Function 了，于是修改 B 桥的 Subordinate Bus Number Register 为 10。

  1. 返回 Bus 0，发现没有其它的 Device & Function 了，于是修改 Host/PCI 桥的 Subordinate Bus Number Register 为 10。


到此为止，整个枚举的过程就完成了！！！

声明：本文中的图片来自MindShare, Inc 经典书籍《PCI Express Technology》。

更多 PCIe 知识，点击该链接。

码农老王(JN)
关注
  • 5
    点赞
  • 踩
  • 26
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
PCI设备信息枚举(Enumeration)
07-17
Here,i give a program traversing PCI Device Configuration Space,pl throw them out to me if you have any questions about rationale.
PCIe 枚举
liyucheng987的博客
06-10 2281
转载： https://www.sohu.com/a/300238384_505795 硬盘是大家都很熟悉的设备，一路走来，从HDD到SSD，从SATA到NVMe，作为NVMe SSD的前端接口，PCIe再次进入我们的视野。作为x86体系关键的一环，PCIe标准历经PCI，PCI-X和PCIe，走过近30年时光。其中Host发现与查找设备的方式却一脉沿袭，今天我们先来聊一聊PCIe设备在一个系统中是如何发现与访问的。 首先我们来看一下在x86系统中，PCIe是什么样的一个体系架构。下图是...
PCIe基础知识概述
最新发布
weixin_45097951的博客
04-25 1104
了解PCIE之前，绕不开PCI，因此，我们先介绍一下PCI。PCI（Peripheral Component Interconnect）是1991年英特尔公司推出的局部总线标准。采用并行总线结构，即在同一条总线上所有外设设备共享总线带宽，因此会出现抢占总线的情况，带宽有限。通讯速率较慢，其中地址线和数据线复用。下图中的白色框中的就是传统的PCI接口，上边是时间更长的ISA总线。而PCIe采用的是点对点传输，串行通信，通信速率快，每个设备都独自拥有一条总线。
全网最全PCIe枚举算法分析（以ZYNQ平台实例讲解）
Herok
12-31 3750
本篇文章分析PCIe上电是如何枚举的，BAR空间访问在以前文章已经讲解，可以参考《从cpu角度理解PCIe》和《从cpu角度理解PCIe续集》。本文篇幅较长，读者需要耐心阅读。 PCIe上电枚举算法主要是分配总线号和分配BAR空间，分配的总线号用于访问配置空间，BAR空间用于与PCIe设备进行数据交互。PCIe协议包括物理层，链路层和事务层，本次分析从事务层开始着手，事务层数据交互的单元是TLP包，TLP有公共的头部和载荷数据，载荷数据最大为4KB，根据公共头部TLP可以分...
理解 PCIe 的枚举机制
程序员仓库
04-08 8088
声明：本文中的图片来自MindShare, Inc 经典书籍《PCI Express Technology》。 计算机系统复位或者上电之后，软件首先要对 PCIe 总线进行扫描来枚举该总线下连接的所有设备。在扫描之前，软件唯一能感知到的设备就是 Host/PCI 桥，同时还知道 Host/PCI 桥下面的总线号是 0，如下图所示： 对于桥设备（bridge），它们的上游端口（upstream side）连接的总线称为 primary bus，下游端口（downstream side）连接的总线称为 s.
PCIE学习系列 二（PCIE枚举）
qq_42208449的博客
09-05 2198
PCIE枚举的作用是自动检测和识别连接到PCIe总线上的设备，并对这些设备进行初始化和配置，以便操作系统和应用程序可以与这些设备进行通信和控制。
Single Root IO Virtualization and Sharing 1.1 Specification
03-12
单根虚拟化的标准规范，内容包括初始化与资源分配、配置、错误处理、中断、电源管理等。
Single Root I/O Virtualization and Sharing 1.1 specification
06-13
Single Root I/O Virtualization and Sharing (SR-IOV) 是一种先进的技术，旨在优化计算机系统中的PCI Express（PCIe）I/O虚拟化。该规范的核心目标是提高效率、减少延迟以及简化管理，特别是在支持虚拟化的单根拓扑...
drv_pcie_rc_intf.rar_PCIE RC_ROOT_linux pcie_pcie_pcie root
09-24
标题中的"drv_pcie_rc_intf.rar_PCIE RC_ROOT_linux pcie_pcie_pcie root"涉及到的是PCI Express (PCIe)根复杂体（Root Complex, RC）在Linux系统中的接口实现。PCIe是一种高速串行计算机扩展总线标准，用于连接...
PCIE Base Specification Revision 4.0 V 1.0
03-24
带完整书签，高清文字非扫描版
Pcie接口PIO设计示例与仿真详解--7系列.docx
02-26
PCIE 接口 PIO 设计示例与仿真详解 本文档旨在提供一个 PCIE 接口 PIO 设计示例，用于帮助读者理解 PCIE 接口的设计和实现过程。该设计示例基于 Virtex-7 XT 和 HT FPGA 的通用 I/O 内核，支持 Gen3 PCIE 核心集成...
pcie从bus 0开始的枚举流程
u011011827的博客
05-20 534
【代码】pcie从bus 0开始的枚举流程。
必看: 原来PCIe技术原理这么简单！
热门推荐
架构师技术联盟
03-10 2万+
硬盘是大家都很熟悉的设备，一路走来，从HDD到SSD，从SATA到NVMe，作为NVMe SSD的前端接口，PCIe再次进入我们的视野。作为x86体系关键的一环，PCIe...
PCIE那些事之linux枚举流程
xwb1040885790的博客
05-07 1104
包含枚举流程的原理和linux 枚举简要分析
[PCIe] PCIe 枚举过程-TODO
Lenz_s_law的开发记录本
09-18 5666
1. 设备的发现与bdf number的确定 枚举的第一个过程是rc端通过向bus上发起cfg访问获取整个总线拓扑上的设备信息。 简单说来就是去遍历每个bus，以及bus下device的配置空间。如果读到有效值（非全F）则认为发现了可用的设备。 1.1 bdf number的分配 bus device function这3个number的分配是很有意思的事情。对于每个pcie设备来说，并没有寄存器可以用来配置或者修改bdf number。那么这3个值在到底是怎么确定的呢。 经典的说法是，bdf n
PCIE系统标准体系结构解读(九)：PCIe配置
小仲0630的博客
06-26 6520
1.12 PCIe配置 1.12.1 配置概述 系统首次启动时，配置软件还没有扫描过PCIe结构，因而不知道机器的拓扑结构。配置软件唯一知道的是在根联合体内存在着主机/PCI桥，总线0直连到该桥的下游。由于还没有扫描过总线0，因此系统不知道在根联合体上存在着多少个PCIe端口。扫描PCIe结构以找出其拓扑的进程称为枚举（enumeration）。 1.12.2 每种功能实现一组配置寄存器 当处理器执行软件命令时，根联合体会发起配置事务来读或写某种功能的配置寄存器。通过访问这些寄存器可以发现某种功能是
浅谈Linux PCI设备驱动（二）
lucien的博客
08-12 1980
http://blog.csdn.net/linuxdrivers/archive/2010/10/01/5917478.aspx 我们在 浅谈Linux PCI设备驱动（一）中(以下简称 浅谈(一) )介绍了PCI的配置寄存器组，而Linux PCI初始化就是使用了这些寄存器来进行的。后面我们会举个例子来说明Linux PCI设备驱动的主要工作内容(不是全部内容)，这里只做文字性的介绍而不
PCIe 枚举过程２
wmzjzwlzs的专栏
04-07 1125
转自：【PCIE-3】---PCIE设备的枚举扫描（经典好文） - 一粒厘米 - 博客园 前面两个小节大致总结了下PCIE的基本知识，算是扫盲篇吧。本文主要总结PCIE设备的枚举扫描过程，此部分才是PCIE模块的重点，无论是在BIOS下还是系统驱动下都会用到。 按照国际惯例，先列问题： 　1. 系统如何判断PCIE设备是否在位？ 　2. 设备中的配置空间的数据一开始就有嘛？谁写的？ 　3. Bus号，Dev号，和Fun号与硬件有关系嘛？P 　4.Bridge和Device的区别？ 　5. D.
Single Root IO Virtualization (SR-IOV)一：环境设置
探索未知，成就非凡
07-12 1840
由于同一个 mlx5_core 驱动程序支持物理功能和虚拟功能，因此创建虚拟功能后，PF 的驱动程序将尝试初始化它们，以便拥有 PF 的操作系统可以使用它们。如果您的服务器使用此类文件，请改为编辑此文件（intel_iommu=on在以“linux16”开头的行末尾添加相关菜单条目）。注意：仅当在 grub.conf 文件中设置了 IOMMU（通过添加 intel_iommu=on，如“设置 SR-IOV ”下的第四步中所示）时，才会生成此文件。将需要为 PF 创建的虚拟功能的数量写入 sysfs 文件。
bios pcie枚举
04-18
BIOS（Basic Input/Output System）是计算机系统中的一种固件，它提供了计算机启动时的基本输入输出功能。PCIe（Peripheral Component Interconnect Express）是一种高速串行总线接口，用于连接计算机主板和各种外部设备。 在计算机启动时，BIOS负责初始化硬件设备，并进行PCIe枚举。PCIe枚举是指BIOS扫描系统中的PCIe插槽，识别和配置插入其中的PCIe设备。这个过程包括以下几个步骤： 1. 初始化PCIe总线：BIOS会初始化PCIe总线控制器，并设置相关寄存器和寄存器位。 2. 扫描PCIe插槽：BIOS会逐个扫描系统中的PCIe插槽，检测是否有设备插入。 3. 分配资源：当检测到PCIe设备后，BIOS会为其分配资源，包括内存地址、中断等。 4. 配置设备：BIOS会读取设备的配置空间，获取设备的厂商ID、设备ID等信息，并根据需要进行配置。 5. 启用设备：BIOS会根据设备的配置情况，决定是否启用该设备。 6. 枚举下一个插槽：BIOS会继续扫描下一个PCIe插槽，直到所有插槽都被扫描完毕。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值