内容
第一篇概论
第二篇计算机系统的硬件结构
第三篇CPU
第四篇CU
课程介绍
第一章计算机系统概论
问题一:现代计算机系统由哪两部分组成?
软件,硬件
软件分为
系统软件:语言处理程序,操作系统,服务性程序,数据库管理系统,网络软件,
应用软件:许多,
计算机系统的层次结构
系统复杂性管理的办法:抽象,隐藏系统中不重要的细节,
计算机组成与计算机体系结构从研究内容上来说有什么区别?
计算机体系结构:
程序员所见到的计算机系统的属性概念的结构与功能特性(指令系统,数据类型,寻址技术,I/O机理)
计算机组成原理:
实现计算机体系结构所体现的属性(具体指令的实现)
1.2计算机的基本组成
冯诺依曼计算机的特点
1.计算机由五大部件组成(运算器,控制器,存储器,输入输出设备)
2.指令和数据以同等地位存在于存储器,可按地址寻访,
3.指令和数据用二进制表示
4.指令由操作码和地址码组成
5.存储程序
6.以运算器为中心
冯诺依曼计算机硬件框架图
缺陷:
1.以运算器为中心,导致运算器成为这个系统的瓶颈,
2.不具有层次化的特征,
优化后,
再优化,
系统复杂性管理的办法:
层次化:将被设计的系统划分为多个模块或者子模块,
模块化:有明确定义的功能和接口
规则性:模块更容易重用,
问题:一个现实中的问题,如何用计算机来解决?
问题:是不是所有问题都可以用来计算的方法来解决
了解了存储器的基本结构和工作过程
运算器的结构是什么?
运算器是如何工作的?
运算器的基本组成以及操作过程
控制器的基本结构如何呢?
控制器的功能?
1.解释指令
2.保证指令的按序执行
控制器的基本组成
问题:运算器,控制器,存储器构成了什么?
一条指令在主机上的完成过程
程序在主机上是如何执行的
主机完成一条指令的过程
以取数指令为例
以存数指令为例
一元二次函数程序的运行过程
1.将程序通过输入设备送至计算机
2.程序首地址 —pc
3.启动程序运行
4.取指令 PC — MAR — M — MDR —IR
5.分析指令 OP(IR) —CU
6.执行指令 Ad(IR) —MAR — M — MDR — ACC
执行完成后 PC+1 — PC 执行下一条指令
*
*
*
当所有指令都完成后 通过输出设备输出结果
如果打算买一台计算机,怎样选择计算机,有哪些技术指标?
主要的技术指标
1.机器字长:CPU一次能处理数据的位数,与CPU中的寄存器位数有关,
2.运算速度:主频,核数,每个核支持的线程数,吉普森法,CPI执行一条指令所需时钟周期数,MIPS每秒执行百万条指令,
FLOPS每秒浮点运算次数
3.存储容量存放二进制信息的位数
主存容量:存储单元个数*存储字长,字节数
辅存容量 字节数
计算机的发展史及其应用
略
系统总线
1.为什么要使用总线?
2.什么是总线
总线是连接各个部件的信息传输线
是各个部件共享的传输介质
3.总线上信息的传送
串行,适合远距离,传输数据速度慢,
并行,适合短距离,传输数据速度快
4.总线结构
(1)单总线
(2)面向CPU的双总线结构
(3)以存储器为中心的双总线框架结构
总线的分类
1.片内总线 芯片内部的总线
2.系统总线 计算机各部件之间的信息传输线
数据总线 双向 与机器字长,存储字长有关
地址总线 单向与存储地址,I/O地址有关
控制总线 有出,有入,
3.通信总线
用于计算机系统或计算机系统与其他系统(如控制仪表,移动通信等)之间的通信
传输方式:串行通信总线,并行通信总线
总线特性以及性能指标
1.总线物理实现
总线特性
1.机械特性 尺寸,形状,管脚数以及排列顺序
2.电气特性,传输方向和有效的电平范围
3.功能特性 每根传输线的功能 地址,数据,控制,
4.时间特性 信号之间的时序关系
总线的性能指标
1.总线宽度 数据线的根数
2.标准传输率 每秒传输的最大字节数(MBps)
3.时钟同步/异步 同步,不同步
4.总线复用 地址线与数据线复用
5.信号线数 地址线,数据线和控制线的总和
6.总线控制方式 突发,自动,仲裁,逻辑,计数
7.其他指标 负载能力
总线标准
总线结构
1.单总线结构
2.多总线结构
3.三总线结构
四总线结构
总线举例
传统微型机总线结构
VL-BUS局部总线结构
PCI总线结构
多层PCI总线结构
总线的控制
1.总线判优控制
主设备对总线有控制权
从设备响应从主设备发来的总线命令
总线判优控制分为集中式和分布式,
集中式又分为链式查询,计数器定时查询,独立请求方式,
链式查询方式
优点:电路结构简单,
缺点:优先级无法改变,对电路故障敏感,
计数器定时查询
优点:优先级确定十分灵活,对故障不敏感,
缺点:控制复杂(增加了设备地址线,设备地址线中的信号线与i/o设备的关系是对2取对数)
独立请求方式
优点:能够更快地查询设备的优先级,响应速度快2.优先级次序控制灵活
缺点:控制线数目太多,控制逻辑复杂
总线通信控制
1.目的 解决通信双方协调配合问题
2.总线传输周期
申请分配阶段—主模块申请,总线仲裁决定
寻址阶段—主模块向从模块给出地址和命令
传数阶段—主模块和从模块交换数据
结束阶段—主模块,从模块撤销有关消息
总线通信的四种方式
同步通信—由统一时标控制数据传送
异步通信—采用应答方式,没有公共时钟标准
半同步通信—同步异步结合,
分离式通信—充分挖掘系统总线每个瞬间的潜力
1.同步式数据输入
同步式数据输出
通常用在总线长度比较短,存取时间比较一致时使用,
异步通信
不互锁:主设备发出求后直接撤回相关信息去干其他工作,从设备接受到请求完成,不回复,
半互锁:主设备发出请求等到从设备回复后才能撤销相关信息,干其他工作,从设备收到请求完成工作,做出应答主设备,无需再收到信息就可去完成其他工作,
全互锁:相比于半互锁从设备需再次收到主设备回复才撤回相关信息,
半同步通信
同步:发送方用系统时钟前沿发出信号,接收方用系统时钟后沿判断识别
异步:允许不同速度的模块和谐工作,增加一条等待响应信号 WAIT取反(取反是上面加横杠)
半同步通信(同步,异步结合)
上述三种通信的共同点
一个总线传输周期(以输入数据为例)
主模块发地址,命令 —占用总线
从模块准备数据 —不占用 总线空闲
从模块向主模块发送数据 —占用总线
分离式通信
充分挖掘系统总线每个瞬间的潜力
一个总线传输周期
子周期1 主模块申请占用总线,使用完成后即放弃总线的使用权
子周期2 从模块申请占用总线,将各种信息送至总线上
分离式通信特点
1.各模块有权申请占用总线
2.采用同步方式,不等对方应答
3.各模块准备数据时,不占用总线
4.总线被占用时,无空闲
存储器
问题:存储器可分为哪些类型?
现代存储器的层次结构,为什么要分层?
存储器分类
1.按存储介质分类:
半导体存储器:TTL,MOS (易失)
磁表面存储器:磁头,载磁体
磁芯存储器:硬磁材料,环状原件
光盘存储器:激光,慈光材料
按存取方式分类
1.存取时间与物理地址无关(随机访问)
随机存储器 在程序的执行过程中可读可写
只读存储器 在程序的执行过程中只读
2.存取时间与物理地址有关(串行访问)
顺序存取存储器:磁带
直接存取存储器:磁盘
3.按在计算机中的作用分类
主存储器:
RAM:静态RAM,动态RAM
ROM:MROM,PROM,EPROM,EEPROM
Flash Memory
高速缓冲存储器(Cache)
辅助存储器:磁盘,磁带,光盘
存储器的层次结构
存储器三个主要特性的关系
缓存–主存层次和主存–辅存层次
主存储器
问题?
1.主存的基本组成
2.主存与CPU之间的联系
3.主存中存储单元地址的分配
4.主存的技术指标
主存的基本组成
主存和CPU之间的联系
主存中存储地址单元地址的分配
设地址线24根,按字节寻址 2的24次方=16MB
若字长16位 按字寻址 8MW
若字长32位 按字寻址 4MW
主存的技术指标
1.存储容量 主存存放二进制代码的总位数
2.存取速度
存取时间 存储器的访问时间
读出时间 写入时间
存取周期
连续两次独立的存储器操作
(读或写)所需的最小间隔时间
为什么存取时间要比存取周期短?
3.存储器的带宽 位/秒或者字节每秒
主存储器—半导体芯片简介
1.半导体芯片的基本结构
2.半导体存储芯片的译码驱动方式
线选法
重合法
半导体存储芯片的基本结构
存储芯片片选线的作用
半导体存储芯片的译码驱动方式
1.线选法
重合法
主存储器—随机存取存储器
1.静态RAM(SRAM)
保存0/1的原理是社么?(触发器)
基本单元电路的构成是社么
对单元电路如何读出和写入
曾经讲到过的重合法,怎么实现一次选四列?
CS为片选信号
WE为读写信号高读低写
该64*64的矩阵被分为64行四列
选取一行一列时就会有四个基本单元电路就会被选中
动态RAM(DRAM)
保存0/1原理是什么?(电容)
基本单元电路的构成是什么
对基本单元电路如何让读出和写入
典型芯片的结构是什么样子的
动态RAM芯片的如何进行读出和写入操作?
动态RAM为什么要刷新,刷新的方法是什么
动态RAM的刷新
电容的电会不断漏掉,所以要经常刷新,只与行有关,与列无关,
1.集中刷新
动态RAM与静态RAM的比较
只读存储器(ROM)
1.掩模ROM(MROM)
行列选择交叉处有MOS管为“1”
行列选择交叉处有MOS管为“0”
2.PROM(一次性编程)
3.EPROM(多次编程)
D端加正电压,形成浮动栅,S与D不导通为”0“
D端不加正电压,不形成浮动栅,S与D导通为”1“
4.EEPROM(多次性编程)
电可擦写,局部擦写,全部擦写,
5.Flash Memory(闪存型存储器)
EPROM 价格便宜,集成度高
EEPROM 电可擦洗重写
比EEPROM快,具备RAM功能
主存储器 — 存储器与CPU的连接
1.存储器容量的扩展
位扩展
字扩展
同时扩展
存储器与CPU的连接
(1)地址线的连接
(2)数据线的连接
(3)读/写命令线的连接
(4)片选线的连接
(5)合理选择存储芯片
(6)其他 时序,负载(理论不太关注)
求解过程
(2)确定芯片的数量以及类型
(4)确定片选信号
CPU与存储器的连接图
注意MREQ是什么?访问控制信号
问题?
主存储器—存储器的校验
1.为什么要对存储器的信息进行校验?
2.为了能够校验出信息是否正确,如何进行编码?
3.纠错或检错能力与什么因素有关?
任意两组合合法代码之间二进制位的少差异数
4.校验出信息出错是如何进行纠错?
存储器的校验
1.编码的最小距离
任意两组合法代码之间二进制位数的最少差异,编码的纠错能力与编码的最小距离有关
L-1=D+C
L:编码的最小距离
D:检测错误的位数
C:纠正错误的位数
汉明码的组成
三要素
汉明码的组成需要增添几位检测位
2的K次方大于等于N+K+1
检测位的位置?
2的i次方的位置(i=0,1,2******)
检测位的取值?
检测位的取值与所在的检测小组承担的奇偶校验任务有关
主存储器如何提高访存速度的措施
采用高速器件
采用层次结构Cache-主存
调整主存
高速缓冲存储器
概述
问题?
1.为什么要用Cache?
答:CPU与主存(DRAM)速度差异,避免CPU空等现象,利用程序访问的程序局部性原理
2.Cache的工作原理
主存和缓存的编址
主存和缓存按块存储 块的大小相同 B为块长
命中和未命中
Cache的命中率
Cache-主存系统的效率
Cache的基本结构
Cache的读写操作
Cache的改进
高速缓存器
概述
Cache-主存的地址映射
1.直接映射
每个缓冲块i可以和若干主存块对应
每个主存块只能和一个缓存块对应
缺点不灵活
2.全相联映射
缺点:成本高
3.组相联映射
效果折中
替换算法
辅助存储器
1.特点 不直接与CPU交换信息
2.磁表面存储器的技术指标
(1).记录密度 道密度Dt 位密度Db
(2).存储容量 C=NKS
(3).平均寻址时间 寻道时间+等待时间
辅存的速度 寻址时间,磁头读写时间
(4)数据传输率 Dr=Db*V
(5)误码率 出错信息位数和读出信息的总位数的比值
输入输出系统
一 概况
1.早期
分散连接
CPU和I/O设备工作 程序查询方式
2.接口模块和DMA阶段
总线连接
CPU和I/O设备 并行工作 中断方式,DMA方式
3.具有通道结构的阶段
4.具有I/O处理机阶段
二 输入输出系统的组成
1.I/O软件
(1)I/O指令
操作码,命令码,设备码构成CPU指令的一部分
(2)通道指令 通道自身的指令
指出数组的首地址,传送字数,操作命令
如IBM/370通道指令为64位
2.I/O硬件
设备 —I/O接口
设备 —设备控制器 —通道
三 I/O设备与主机的联系方式
1.I/O设备编址方式
(1)统一编址
用取数,存数指令
优点:指令集简单
(2)不统一编址
有专门的I/O指令
2.设备选址
用设备选择电路识别是否被选中
3.数据传送方式
(1)串行 (2)并行
四.联络方式
(1)立即响应
(2)异步工作采用应答信号
(3)同步工作采用同步时标
五.I/O设备与主机的连接方式
(1)辐射式连接
(2)总线连接
便于增删设备
四 I/O设备与主机信息传送的控制方式
1.程序查询方式
2.程序中断方式
3.DMA方式
三种方式的CPU工作效率的比较
外部设备
I/O设备
概述
外部设备三大类
1.人机交互设备
键盘,鼠标,打印机,显示器
2.计算机信息存储设备
磁盘,光盘,磁带
3.机—机通信设备
调制解调器
输入设备
输出设备
五,I/O接口
1.概述
为什么要设置接口?
(1).实现设备的选择
(2)实现数据缓冲达到速度匹配
(3)实现数据串—并格式转换
(4)实现电平转换
(5)传送控制命令
(6)反应设备的状态(”忙“,”就绪“,”中断请求“)
2.接口的功能和组成
I/O接口的基本组成
3.接口类型
程序查询方式
问题?
一,程序查询方式的流程
二,程序查询方式的接口电路
程序中断方式
1.中断的概念
2.I/O中断的产生
3.程序中断方式的接口电路
4.I/O中断处理过程
5.中断服务程序流程
DMA方式(直接存储器访问)
1.DMA方式的特点
问题?
(1)DMA和程序中断两种方式的数据通路
答:其实是一样的
(2)DMA与主存数据交换的三种方式,
1停止CPU访问主存
2周期挪用
3.DMA与CPU交替访问
2.DMA接口的功能和组成
3.DMA的工作过程
4.DMA接口类型
后面更精彩,进入主页下一节