一文搞懂存储逻辑

1.1 介绍

存储逻辑是时序逻辑和组合逻辑相结合的产物，也是构成可编程逻辑器件的技术基础。能够存储$m\ast n$个二进制比特数的逻辑电路，我们称之为存储器，其中$m$表示字的个数，$n$表示一个字的长度（比特数）。

1.2 存储器分类

• 寄存器堆
• 寄存器队列
• 寄存器堆栈
• 随机读写存储器$RAM$
  • 静态随机读写存储器$SRAM$
  • 动态随机读写存储器$DRAM$
• 只读存储器$ROM$
  • 掩膜$ROM$
  • 可编程$ROM$
    • 一次性编程$PROM$
      存储单元分为熔丝型存储单元和破坏型存储单元
    • 多次编程
      • $EPROM$
      • $E^{2}PROM$
• FLASH存储器

1.3 寄存器堆

1.3.1 特点

存储容量小，逻辑结构简单，工作速度快。

1.3.2 逻辑结构

1. 寄存器组
2. 地址译码器
3. 多路开关$MUX$
4. 多路分配器$DMUX$

1.3.3 写数据

1. 先给出寄存器的地址编号。
2. 控制信号$WR$有效，待写入的数据经$DMUX$送到地址给定的某个寄存器。

1.3.4 读数据

1. 先给出寄存器的地址编号。
2. 控制信号$RD$有效，由地址给定的某个寄存器的数据经多路开关$MUX$送出。

1.4 寄存器队列

1.4.1 介绍

寄存器队列是以$FIFO$(先进先出)方式用若干个寄存器构建的小型存储器件。

1.4.2 特点

存储容量小，逻辑结构简单，工作速度快。

1.5 寄存器堆栈

1.5.1 特点

存储容量小，逻辑结构简单，工作速度快。

1.5.2 介绍

寄存器堆栈是以$LIFO$(后进先出)方式用若干个寄存器构建的小型存储器件。

1.6 相关概念

1. 存储元：每个存储元能存储一位二进制数据(0或1)，对应一个比特，所以存储元的总数目决定存储器的容量。
2. 存储单元：由一组有序排列的存储元组成，它对应一个字。读写电路只能对被选中的存储单元进行读出或写入操作，不能对一个存储元进行读写操作。
3. 存储矩阵：由好多组存储单元构成。
4. 片选控制：保证只有该存储芯片被选中时，才可对被选中的存储单环进行读出和写入的操作。
5. 地址译码器：对存储单元或寄存器进行访问的信号，一般地址译码器的输入个数和存储单元或者寄存器的个数的关系为$2^n$。
6. 输出缓冲器：输出缓冲器与存储矩阵的输出位线相连，有两方面的作用：一是能提高存储器的带负载能力；二是实现对输出状态的三态控制，以便与系统的总线相连。

1.7 地址译码方法

1.7.1 单译码结构

1.7.1.1 介绍

只有一个地址译码器，每个存储元有三条线，一条字选择线(字线)，两条位线，两条位线分别为1位线和0位线，1位线输入，0位线输出，一个存储单元的所有字线相连，并接到地址译码器的一个输出端，每次读写时选中一个字的所有位，又称为字结构形式。

1.7.1.2 特点

存储容量不可能很大，只有在小容量存储器中才使用这种译码方式。

1.7.2 双译码结构

1.7.2.1 介绍

有两个地址译码器，每个存储元有两条选择线，一条为行选线(记作$x$)，一条为列选线(记作$y$)。要组成一个完整的字，需要在$z$方向进行扩展，增加芯片个数。每次输入输出对行选线和列选线交叉的存储元进行读写操作。也称为位结构形式。

1.7.2.2 特点

相比于单译码结构，字选线少了一半，因此双译码结构适合构成大容量存储器。

1.8 存取时间

衡量存储器的存取速度，指启动一次存储器读/写操作，到该操作完成所经历的时间。 存取时间越短，则存取速度越快。
高速缓冲存储器的存取时间已小于20ns，中速存储器在60ns到100ns之间，低速存储器在100ns以上。

1.9 存储周期

连续启动两次独立的存储器操作所需的最小时间间隔。
由于存储器在完成读/写操作之后需要一段恢复时间，所以存储器的存储周期略大于存储器的存取时间。
如果在小于存储周期的时间内连续启动两次存储器访问，那么存取结果的正确性将不能得到保证。
存取周期也是用来衡量存储器存取速度。

1.10 随机读写存储器$RAM$

1.10.1 介绍

可存放大量的数据，目前大容量的$RAM$都采用$MOS$型存储器，优点是读写方便，使用灵活，缺点是断电后$RAM$中的信息会丢失，所以是易失性存储器。

1.10.2 逻辑结构

1. 存储矩阵
2. 地址译码器
3. 读写控制器
   • 片选控制
   • 输入输出缓冲器

1.10.3 $SRAM$存储器

1.10.3.1 介绍

又称为静态随机读写存储器，存储元使用的是锁存器/触发器，速度和$cpu$一个量级，但由于它所用$MOS$管较多，致使集成度低，功耗较大，成本也高。在微机系统中，$SRAM$常用做小容量的高速缓冲存储器。

1.10.3.2 写数据

行列地址译码有效，片选信号为低电平时，$WE$高电平，输入缓冲器关闭，打开输出缓冲器，矩阵中选中的存储单元的数据经$I/O$电路输出缓冲器输出。

1.10.3.3 读数据

行列地址译码有效，片选信号为低电平时，$WE$低电平，输入缓冲器打开，输出缓冲器关闭，(它们是互锁的)，输入数据经过$I/O$电路写入到存储矩阵中译码指定的存储单元中。

1.10.4 $DRAM$存储器

1.10.4.1 介绍

又称为动态随机读写存储器，存储元不使用锁存器/触发器，而是用1个小电容器，靠电容器的电荷来保存信息。非常简单，而且成本低，但是数据是以电荷存储在电容上，时间超过一定周期时因电荷泄露可能丢失信息，因此必须及时补充电荷。这个过程称为刷新。在微机系统中，$DRAM$常被用做内存（即内存条）。

1.10.4.2 写数据

存储元写1，$MOS$管向电容器充电，存储元写0，相当于电容器放电。

1.10.4.3 读数据

存储元读1，行选线为高，$MOS$管导通，电容器上的1信号送到位线，刷新缓冲器关闭，读写命令为1，输出缓冲器打开，位线上的高电平信号输出。

1.10.4.4 刷新操作

刷新缓冲器打开，读到的1经刷新缓冲器又回送到位线上，最后使电容充电，由此读操作和刷新操作一般顺序执行。

1.11 只读存储器$ROM$

1.11.1 介绍

工作时只能读出，不能写入。然而其中存储的原始数据，必须在它工作以前写入。只读存储器由于工作可靠，保密性强，非易失性存储，因此在计算机等数字系统中得到了广泛的应用。大部分$ROM$芯片利用在行选线和列选线交叉点上的晶体管是导通和截止来表示存1或存0。

1.11.2 掩膜$ROM$

1.11.2.1 写数据

1. 当行选线与$MOS$管栅极连接时。$MOS$管导通，列选线上为高电平，表示存储元存1。
2. 当行选线与MOS管栅极不连接时，$MOS$管截止，表示存储元存0。

1.11.3 $PROM$

和掩膜$ROM$基本相同，数据都是由生产厂商提供

1.11.4 $EPROM$

$EPROM$称为光擦除可编程只读存储器，它的存储内容用户可以根据需要写入，当需要更新时，将原存储内容抹去，在写入新的内容。总体结构和掩膜$ROM$相同，就存储单元不同，存储单元需用两只$MOS$管，集成度低，击穿电压高，速度较慢。$EPROM$的存储单元多采用叠栅注入$MOS$管。$EPROM$允许多次重写，抹去时，用40w紫外灯，相距2com照射几分钟即可。

1.11.5 $E^{2}PROM$

$E^{2}PROM$称为电擦除可编程只读存储器，其存储元是一个具有两个栅极的$NMOS$管（浮栅隧道氧化层$MOS$管），存储单元数据的擦除和写入都是利用隧道效应，通过高压脉冲向浮置栅充，放电实现。

1.12 $FLUSH$存储器

$FLASH$存储器也译为闪速存储器，它使高密度非易失性读/写存储器，高密度意味着它具有巨大比特数目的存储容量。非易失性意味着存放的数据在没有电源的情况下可以长期保存，它既有$RAM$的优点，也有$ROM$的优点，$FLASH$存储元是在$EPROM$存储元的基础上发展起来的，主要有写入、读出、擦除操作，擦除采用电擦除。

1.13 各种存储器的性能比较

存储器类型	非易失性	高密度	单晶体管存储元	在系统中的可写性
$FLASH$	$\surd$	$\surd$	$\surd$	$\surd$
$SRAM$	$\times$	$\times$	$\times$	$\surd$
$DRAM$	$\times$	$\surd$	$\surd$	$\surd$
$PROM$	$\surd$	$\surd$	$\surd$	$\times$
$EPROM$	$\surd$	$\surd$	$\surd$	$\times$
$E^{2}PROM$	$\surd$	$\surd$	$\surd$	$\surd$