STM32中断与异常详解-CSDN博客

本文链接：https://blog.csdn.net/wei348144881/article/details/108999111

本文介绍了STM32中的异常与中断，包括内核中断和外部中断的区别，中断向量表的作用，以及中断优先级的管理。STM32支持16个内核中断和68个外部中断，具有16级可编程优先级。NMI作为不可屏蔽中断，其优先级固定且高于其他异常。中断优先级包括抢占优先级和响应优先级，可按照需求设置。此外，解释了中断悬起的概念及其在STM32中断系统中的处理方式。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

在使用单片机的时候我们常用到的中断，但是但是我们常说的中断都是由（内核的）外部事件引起的、正常的紧急事件。而异常与我们所说的中断相似，但也有不同之处。

异常（内核中断）和外部中断

异常是CPU内部产生的中断，即在CPU执行特定指令的时候出现的非法情况，如除数为0等等，所以不可能在执行指令期间发生异常，只会在执行一条指令后有可能发生，所以也称同步中断。而中断则是一种异步的，它与特定的进程是无关的，又称为异步中断。

CM3 内核支持 256 个中断，其中包含了 16 个内核中断（主要用于系统异常）和 240 个外部中断，并且具有 3 个固定的高优先级和256级（8位）的可编程中断设置。因为芯片设计者可以修改 CM3 的硬件描述源代码，所以做成芯片后，支持的中断源数目常常不到 240 个，并且优先级的位数也由芯片厂商最终决定，实际上支持的优先级数会少于256级（8位），如 8 级（3位），16 级（4位），32（5位）级等。需要注意的是CM3允许的最少使用位数为3个位，即至少支持8级优先级。

STM32 有 84 个中断，包括 16 个内核中断和 68 个外部中断，具有 16 级（4位）可编程的中断优先级。而我们常用的就是这 68 个可屏蔽中断，但是 STM32 的 68 个可屏蔽中断，在 STM32F103 系列上面，又只有 60 个（在 107 系列才有 68 个）。

内核中断

内核中断如下图所示

需要了解的是NMI，不可屏蔽中断。我们知道，对于可屏蔽中断，除了受本身的屏蔽位的控制外，还都要受一个总的控制，即CPU标志寄存器中的中断允许标志位IF(Interrupt Flag)的控制，IF位为1，可以得到CPU的响应，否则，得不到响应。对于不可屏蔽中断，CPU收到有效的NMI中断中断信号必须进行响应！不需要发出中断请求！不可屏蔽中断通常用于故障处理(如系统掉电等)。