7.1电压和电源域
7.1.1 电压和电源域
器件有下面电压区域：
l 1V自适应域（AVS）- 所有模块的主电压域
l 1V恒定区域 - 内存、PLLs、DACs、DDR IOs、HDMI和USB PHYs
l 1.8V恒定区域 - PLLs、DACs、HDMI和USB PHYs
l 3.3V恒定区域 – IOs和USB PHY
l 1.5V恒定区域 – DDR IOs、PCIe和SATA SERDES。
l 0.9V恒定区域 –USB PHY
这些域定义了核逻辑共享同样的电源电压的模块组，每个电压域由专用的供电电压通道来供电，电压域和每个对应域电源脚之间的映射关系见表3-30。
注意：不管电源域的状态如何，在任何时候，每个电压域的电源必须接上。
表3-30 电源端子及在评估板上的处理方法
| 信号名称 | 数量 | 描述 |
| VREFSSTL_DDR[0] | 1 | DDR[0]的参考电源：对DDR3是0.75V；对DDR2是0.9V 在评估板上：信号名称为EVM_DDR_REF_OUT |
| VREFSSTL_DDR[1] | 1 | DDR[1]的参考电源：对DDR3是0.75V；对DDR2是0.9V 在评估板上：信号名称为EVM_DDR_REF_OUT |
| CVDD | 50 | 总是On域（Always On Domain）的可变内核电源 在评估板上：信号名称为EVM_1V0_AVS |
| CVDDC | 20 | 内存和PLLs所需的1.0V恒定电源 在评估板上：信号名称为EVM_1V0_CON |
| VDD_USB_0P9 | 1 | USB PHYs所需的0.9V电源。注意：如果不使用USB，为了使器件正常操作，这个脚必须连接到0.9V电源上或者CVDDC上 在评估板上：信号名称为EVM_0V9 |
| VDDT_SATA | 4 | SATA终端和模拟前端（AFE: Analog Front End）所需的1.0V电源。注意：如果不使用SATA，为了使器件正常操作，这些脚必须连接到1个1.0V电源上 在评估板上：信号名称为EVM_1V0_CON |
| VDDT_PCIE | 5 | PCIe终端和模拟前端（AFE: Analog Front End）所需的1.0V电源。注意：如果不使用PCIe，这些脚必须连接到1个1.0V电源上 在评估板上：信号名称为EVM_1V0_CON |
| VDDA_PLL | 2 | PLLs所需要的1.5V模拟电源 在评估板上：信号名称为EVM_1V5 |
| VDDA_HDMI | 5 | HDMI所需的1.0V模拟电源 |
| VDD_HD_1P0 | 1 | VDAC HD DAC所需的1.0V电源。注意：如果不使用HD DAC，这个脚必须连接到1个1.0V电源上 在评估板上：信号名称为CPU_VDDA_1P0V |
| VDD_SD_1P0 | 1 | VDAC SD DAC所需的1.0V电源。注意：如果不使用SD DAC，这个脚必须连接到1个1.0V电源上 在评估板上：信号名称为CPU_VDDA_1P0V |
| VDDR_SATA | 2 | SATA的1.5V电源。注意：如果不使用器件的时钟，这个脚必须连接到1个1.5V电源上 在评估板上：信号名称为EVM_1V5 |
| VDDR_PCIE | 2 | PCIe的1.5V电源。注意：如果不使用器件的时钟，这个脚必须连接到1个1.5V电源上 在评估板上：信号名称为EVM_1V5 |
| DVDD_DDR[0] | 21 | DDR[0] I/Os的电源：对DDR3是1.5V；对DDR2是1.8V 在评估板上：信号名称为EVM_1V5 |
| DVDD_DDR[1] | 20 | DDR[1] I/Os的电源：对DDR3是1.5V；对DDR2是1.8V 在评估板上：信号名称为EVM_1V5 |
| DEVOSC_DVDD18 | 1 | 器件时钟的1.8V电源。注意：如果不使用器件的时钟，这个脚必须连接到1个1.8V电源（DVDD1P8）上 在评估板上：信号名称为CPU_DEVOSC |
| VDD_USB0_1P8 | 1 | USB0所需的1.8V电源。注意：如果不使用USB，为了使器件正常操作，这个脚必须连接到1.8V电源上，或者当USB PHY不使用的时候，这个脚可选连接到CVDDC上 在评估板上：信号名称为CPU_VDDA18USB |
| VDD_USB1_1P8 | 1 | USB1所需的1.8V电源。注意：如果不使用USB，为了使器件正常操作，这个脚必须连接到1.8V电源上，或者当USB PHY不使用的时候，这个脚可选连接到CVDDC上 在评估板上：信号名称为CPU_VDDA18USB |
| DVDD1P8 | 2 | 1.8V电源 在评估板上：信号名称为CPU_VDDA_1P8V |
| VDDA_REF_1P8 | 1 | VDAC的参考电源1.8V。注意：如果VDAC不使用，这个脚英国连接到一个1.8V电源上。 在评估板上：信号名称为CPU_VDDA_1P8V |
| VDDA_HD_1P8 | 2 | VDAC HD DAC所需的1.8V电源。注意：如果不使用HD DAC，这些脚必须连接到1个1.8V电源上 在评估板上：信号名称为CPU_VDDA_1P8V |
| VDDA_SD_1P8 | 3 | VDAC SD DAC所需的1.8V电源。注意：如果不使用SD DAC，这些脚必须连接到1个1.8V电源上 在评估板上：信号名称为CPU_VDDA_1P8V |
| DVDD_3P3 | 66 | 3.3V电源 在评估板上：信号名称为EVM_3V3 |
| VDD_USP0_3P3 | 2 | USB0的3.3V电源 在评估板上：信号名称为CPU_VDDA33USB |
| VDD_USB1_3P3 | 2 | USB1的3.3V电源 在评估板上：信号名称为CPU_VDDA33USB |
表3-31 地线端子
| 信号名称 | 管脚数量 | 描述 |
| VSS | 241 | 地。评估板上直接接到GND上 |
| VSSA_PLL | 3 | PLL的模拟地。评估板上直接接到GND上 |
| VSSA_HD | 3 | VDAC HD DAC的模拟地。评估板上直接接到GND上 |
| VSSA_SD | 4 | VDAC SD DAC 模拟地。评估板上直接接到GND上 |
| VSSA_REF_1P8 | 1 | VDAC（1.8V）参考电压的地。评估板上直接接到GND上 |
| DEVOSC_VSS | 1 | 器件时钟电路的地。评估板上，这个脚并不是接GND的。 |
7.1.2 电源域
器件的1V自适应域和1V恒定电压域有7个电源域，这7个域给它们的相应模块里的内核逻辑和SRAM供电，所有别的电压域仅有Always-On电源域。
在1V自适应和恒定电压域内，每个电源域（除了Always-On域外），都有一个内部的电源开关，以便实现对这个区域供电与否的控制，在上电时，除了Always-On域外的所有域电源会被切断。因为在每个电压域都会有一个Always-On域，所以在器件工作过程中，需要将所有电源都提供上。
7.1.3 1-V AVS和1-V恒定电源域
l HDVICP2-0域：这个电源域包含HDVICP2-0。如果HDVICP2-0不使用，它的电源可以被禁掉
l HDVICP2-1域：这个电源域包含HDVICP2-1。如果HDVICP2-1不使用，它的电源可以被禁掉
l HDVICP2-2域：这个电源域包含HDVICP2-2。如果HDVICP2-2不使用，它的电源可以被禁掉
l Graphics域：这个域包含SGX350
l Active域：这个域是指那些当系统处于有效状态才需要的模块。在任何待机状态，这些模块是不需要，这个域包含C674x DSP和HDVPSS。
l Default域：这个域包含那些即使在待机模式也可能需要的域，让它们处于独立的电源域，这就允许当处于待机模式时，用户关掉这些电源。这个域有DDR、SATA、PCIe、媒体控制器和USB外设。
l Always-On域：这个域包含那些即使系统处于待机模式也需要供电的模块，它包括Host ARM和产生唤醒中断的模块（如：UART、RTC、GPIO、EMAC等）以及别的低电源I/Os
7.1.4 SmartReflex
器件包含SmartReflex模块，通过调整外部供电电源的电源，实现功耗最小化。基于器件的处理、温度和期望的性能，SmartReflex模块给Host处理器建议提高或降低每个域的电源电压，以降低功耗，在Host处理器与外部可调电源之间的通讯链路是一个系统级的决策，可以通过GPIO或I2C来实现。
SmartReflex核心是自适应电源（AVS：adaptive voltage scaling）。基于硅处理和温度，SmartReflex模块制导软件调整核的1V电源在一个期望的范围，这个技术称为AVS（Adaptive voltage Scaling），AVS有助于在不同操作条件下减少器件功耗
7.1.5 内存电源管理
当内存不使用的时候，器件内存提供三个不同的模式以降低功耗，如表7-1：
| 模式 | 节电 | 唤醒延迟时间 | 内存内容 |
| 轻度休眠 | 60% | 低 | 不丢失 |
| 深度休眠 | 75% | 中等 | 不丢失 |
| 关机 | 95% | 长 | 丢失 |
器件提供一个特征，允许通过软件使芯片内存（C674x L2，OCMC RAMs）处于三个状态之一：轻度休眠（LS）、深度休眠（DS）、关机（SD）。在控制模块里有控制寄存器来控制C674x L2、OCMC RAM0和OCMC RAM1的掉电状态。还有状态寄存器能被用作上电期间检查内存是否上电。
每当电源域变为OFF状态时，可切换域中的内存进入掉电（SD）状态，随着该区域上电，内存返回有效状态。
为了减少SRAM泄漏，许多SRAM块能从有效模式切换到掉电模式，当SRAM处于掉电模式时，电源自动被移去，SRAM中的所有数据丢失。
当SRAM所在电源域变为OFF状态时，该域的所有SRAM会自动进入关机模式，当对应的电源域返回到ON状态时，SRAM返回有效状态。
7.1.6 I/O掉电模式
当缺省的电源域电源切断的时候，DDR3 I/O会自动进入掉电模式。
HDMI PHY控制器处于总是上电域（Always-On域），所以软件必须配置PHY进入掉电模式
对于别的3.3V I/Os，没有掉电模式
7.1.7 电源上电顺序
器件的电源供电必须按照以下顺序：
l 3.3V
l 1V AVS
l 1V Constant
l 1.8V
l 1.5V
l 0.9V
每个电源（如图7-1的VDDB）必须在前一个电源（图7-1中的VDDA）达到其额定值的80%之后0ms到50ms之间开始上升。
图7-1 电源上电顺序要求
注意：器件的脚不是失败导向安全（fail-safe）的。在对应的电源没有加上的时候，不应该由外部驱动。
7.1.8 电源电压去藕
推荐的去藕电容都是0.1uF的，去藕电容的封装尺寸越小，效果越好，0402尺寸的电容肯定会获得比0603更好的效果。
表7-2推荐的电源去藕电容
| 电源 | 最小电容数目 |
| VDDA_PLL | 2 |
| DVDD1P8 | 2 |
| VDDT_SATA | 2 |
| VDDT_PCIE | 3 |
| CVDDC | 20 |
| DVDD_3p3 | 64 |
| CVDD | 28 |
推荐：
n 每10个小电容加一个15uF的大电容，并尽可能与器件近
n PLL电源应该使用滤波或者磁珠以便减少时钟噪声。可以使用L型（电源经过一个磁珠再到一个接地的电容，只好去PLL脚）或PI型（电容+磁珠+电容）滤波器结构，相距较远的PLL脚可能需要自己的滤波电容，而相距较近的PLL脚可以合用一样的电源；在PCB上与器件同一面的电容最重要，应当尽可能离器件近。如果PLL脚之间相距很近，则可以使用同一个电源（滤波器），如果PLL脚相距较远，可能每个PLL脚需要有各自的滤波器。
DDR相关的电源电容数目见8.3
2395
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
